This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

A compact microelectronic device for performing modular multiplication and exponentiation over large numbers.

Patent number:

EP0601907

Publication date:

1994-06-15

Inventor:

GRESSEL CARMI DAVID (IL); DROR ITAI (IL); HADAD

ISAAC (IL); AZARI BENJAMIN (IL); HENDEL DAVID (IL)

Applicant:

FORTRESS U & T LTD (IL)

Classification:

- international:

G06F7/72

- european:

G06F7/72M Application number: EP19930402865 19931126

Priority number(s): IL19920103921 19921130; IL19930104753 19930216;

IL19930106923 19930906

Also published as:

US 5513133 (A1)

J P7253949 (A)

E P0601907 (A3)

E P0601907 (B1)

Cited documents:


🖹 US 5101431 E P0502782

E P0531158

Abstract of EP0601907

A compact synchronous microelectronic peripheral machine for standard microprocessors with means for proper clocking and control, has as essential elements: three main subdivided. switched and clocked shift registers, B, S, and N; two only multiplexed serial/parallel multipliers; borrow detectors, ancillary subtractors and adders; delay registers and switching elements; all of which embody a totally integrated concurrent and synchronous process approach to modular multiplication, squaring, and exponentiation. A method for carrying out modular multiplication, wherein the multiplicand A, the multiplier B and the modul, N, comprise m characters of k bits each, the multiplier not being greater than the modulus, is also described, wherein the multiplicand can be much larger than the modulus. It is demonstrated how the device can be used as a large number processor in the normal field of numbers.

THIS PAGE BLANK (USPTO)



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)



(§) Int. Cl.⁷:

G 06 F 7/72

BUNDESREPUBLIK DEUTSCHLAND



DEUTSCHES PATENT- UND **MARKENAMT**

[®] Übersetzung der europäischen Patentschrift

® EP 0601907 B1

DE 693 29 929 T2

(2) Deutsches Aktenzeichen: 693 29 929.0

§§§ Europäisches Aktenzeichen: 93 402 865.5 §§§ Europäischer Anmeldetag: 26. 11. 1993

(9) Erstveröffentlichung durch das EPA: 15. 6. 1994

Veröffentlichungstag

der Patenterteilung beim EPA: 14. 2.2001

Veröffentlichungstag im Patentblatt: 27. 9. 2001

③ Unionspriorität:

10392192 30. 11. 1992 IL 10475393 16.02.1993 IL 10692393. 06. 09. 1993

(7) Patentinhaber:

M-Systems Flash Pioneers Ltd., Kfar Saba, IL

(74) Vertreter:

Koepe, Fiesser & Partner Patentanwälte, 81245 München

Benannte Vertragstaaten:

AT, CH, DE, DK, FR, GB, IT, LI, NL, SE

(12) Erfinder:

Gressel, Carmi David, Mobile Post Negev 85530, IL; Hendel, David, Raanana, IL; Dror, Itai, Beer-Sheva, IL; Hadad, Isaac, Beer-Sheva 84434, IL; Azari, Benjamin, Omer 84965, IL

Mikroelektronische Kompaktanlage zum Ausführen modulärer Multiplizierung und Potenzierung mit grossen Operanden

> Anmerkung: Innerhalb von neun Monaten nach der Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents kann jedermann beim Europäischen Patentamt gegen das erteilte europäische Patent Einspruch einlegen. Der Einspruch ist schriftlich einzureichen und zu begründen. Er gilt erst als eingelegt, wenn die Einspruchsgebühr entrichtet worden ist (Art. 99 (1) Europäisches Patentübereinkommen).

> Die Übersetzung ist gemäß Artikel II § 3 Abs. 1 IntPatÜG 1991 vom Patentinhaber eingereicht worden. Sie wurde vom Deutschen Patent- und Markenamt inhaltlich nicht geprüft.

5

10

15

20

Die vorliegende Erfindung bezieht sich auf die modulare Verarbeitung einer großen Zahl Primzahlen im Galois-feld und auch von zusammengesetzten konstanten Primarkoeffizienten. Die Erfindung bezieht sich insbesondere auf eine Vorrichtung Multiplikation∈n modularer Implementierung Potenzierungen von großen Zahlen, was zur Durchführung der Operationen geeignet ist, die für die Zugriffsberechtigungsöffentlichem Geheimverschlüsselungen mıc von prüfung Schlüssel und Verschlüsselungsprotokollen wesentlich ist. zumutbarer Verarbeitungszeit nicht mr c die Mikroprozessoren durchgeführt werden können.

Die vorliegende Erfindung bezieht sich auf die Hardwareals eines Verfahrens. bekannt Implementierung Mulcipräzisionsmodulare Montgomery überlappte auf das . haufiq Multiplikationsverfahren", Verschlüsselungssoftware ausgerichteten Systemen eingesetzt wird. Es wird ein einzigartiges neuartiges Verfahren zur Beschleunigung der modularen Potenzierung dargeboten; und es werden vitale Nachweise zur Vereinfachung der Architektur und der Ausweitung des Einsatzes der Vorrichtung auf eine große Anzahl von Berechnungen im normalen Zahlenbereich eingesetzt.

Das grundlegende Verfahren ist eines der drei veröffentlichten, damit zusämmenhängenden Verfahren zur Durchführung der modularen Multiplikation mit Montgomerys Methodologie. [P. L. Montgomery, "Modulare Multiplikation ohne Versuchsdivision", Berechnungsmathematik, Band 44, pp. 519-521, 1985], nachstehend als "Montgomery" bezeichnet [S. R. Dusse und B. S. Kaliski Jr., "Eine kryptographische Bücherei für Motorola DSP 56000" Pro Eurocrypt 90, Springer Verlag, Berlin, 1990], nachstehend als "Dusse" bezeichnet.

5

20

25

30

dieser Hardware-Implementierung wurden Sicherheits-10 In mechanismen und "fliegende" Additionen. Subtraktionen und Gesamrausgabe deren Bewegungan hinzugefügt; Prozesse. irrelevant sein könnte, wurden entfernt; ein relativ einfach zu implementierendes siliconartiges Design wurde erfunden dem internen Daten-/Adress-Bus und integriert, цm 15 abhängiger Rechner an praktisch jede beliebige 8, 16 oder 32-bit Zentralprozessoreinheit (CPU) angehängt zu werden.

Aufgrund des einfach synchronisierten Umschaltdesigns kann Multiplikations-Quadrierungsmaschine die Taktgeschwindigkeiten laufen, die um mehrere Male schneller CPÚ derzeitig erreichbaren die einem sind als milc nicht flüchtige Geschwindigkeiten, der On Board Dieses Verfahren unterstützt. Speichervorrichtungen Designs des Veränderungen keine erfordert Speicherarchitektur des CPU, wie dies bei Implementierungen mit parallelen Multiplizierwerken und Speichern mit Dualport zur schnellen modularen Multiplikation von großen Zahlen im Schaltkreis von Philips der Fall ist. [Philips Components, "83C652, gesicherter 8-bit Mikrokontroller für Anwendungen mit bedingtem Zugang", Eindhoven, August 1990], nachstehend als "Philips" bezeichnet.

Die wesentliche Architektur besteht aus einer Maschine, die in irgendein beliebiges Mikrocontroller-Design integriert und in den Speicher konvertiert werden kann; während parallel mit dem Kontroller gearbeitet wird, der ständig Befehle und Operanden laden und die endgültige Antwort dann entladen und übertragen muß.

einzigartige Lösung verwendet nur zwei serielle Die Mulciplikacionswerke und einen kompletten parallele seriellen verknüpften Ansatz, der Siliconbereich spart. den Einsat2 bekannter Technologien aktueller Durch ermoglicht sie die Integration der kompletten Lösung, unter Einschluß eines Mikrocontrollers mit Speichern bis zu einem 4 Mal 4 Mal 5 Mal 0,3 mm mikroelektronischem Schaltkreis. der den ISO-Normen genügen kann [International Organisation for Standardization, "Identifikationskarten - Karten mit integriertem Schaltkreis, ISO 7816:

Teil 1 - ISO 7816-1 "Physikalische Merkmale", 1987

Teil 2 - ISO 7816-2, "Abmessungen von Kontaktstellen", 1988

Teil 3 - ISO/IEC 7816-3 "Protokolle für elektronische Signale & Übertragungen", 1989)

nachstehend bezeichnet als "ISO 7816".

10

15

20

25

30

auf die Architektur dieser Lösung Erfindung ist ausgerichtet, basierend auf mathematischen; von Montgomery mit mehreren Modifikationen veröffentlichten Innovationen. werden nicht naheliegende und Verbesserungen, und es Verfahren zur Reduzierung der für die modulare Potenzierung der Halfe als die ecwas mehr notwendigen Zeit um bekannten von erforderlichen Zeit bei Einsarz Montgomery-Verfahrens des Verarbeitungsverfahren und dargelegt.

Definitionen, Allgemeine Prinzipien und Verfahren

.. 5

10

15

2υ

25

30

Die Erfindung wird in der folgenden Beschreibung unter Einsatz der allgemeinen, nachstehend beschriebenen Prinzipien und Verfahren erläutert.

Zur modularen Multiplikation im Bereich der Primärzahlen und der zusammengesetzten Primarzahlen definieren wir A und B als Multiplikanden und den Multiplikator, und N als den konstanten Koeffizienten, der üblicherweise größer ist als A oder B. N kann in einigen Fällen kleiner sein als A. Wir definieren A, B und N als $m \cdot k = n$ Bit lange Operanden. Jede k Bit Gruppe wird Zeichen genannt. Dann sind A, B und N jeder m Zeichen lang. Zur Erleichterung der Verfolgung der ersten Implementierung und bei der schrittweisen Erläuterung des Verfahrens nehmen wir an, daß A, B und N 512 Bits lang sind (n = 512); nehmen wir an, daß k aufgrund der kosteneffektiven Länge der Multiplikatoren 32 Bits lang ist und m = 16 die Zahl der Zeichen in einem Operanden und ebenfalls die Zahl der Iterationen in einer Quadrierungsoder Multiplikationsschleife mit einem 512 Bit Operanden ist. Es ist klar, daß alle Operanden ganze Zahlen sind.

Wir verwenden das Symbol = , um die Kongruenz von modularen Zahlen anzugeben, zum Beispiel 16 = 2 mod. 7, und wir sagen, 16 ist kongruent zu 2 Modulo 7, da 2 der Rest ist, wenn 16 durch 7 dividiert wird. Wenn wir schreiben Y mod., N = X; konnen sowohl Y als auch X größer sein als N; allerdings werden bei positivem X und Y die Reste identisch sein. Anzumerken ist ebenfalls, daß die Kongruenz einer negativen ganzen Zahl Y Y + uN ist, wobei N der Modulus ist, und falls die Kongruenz von Y geringer als N ist, wird u die kleinste ganze Zahl sein, was ein positives Ergebnis ergibt.

wir verwenden das Symbol Y zur Bezeichnung der Kongruenz in einem engeren Sinne. Wahrend der nierin beschriebenen

6.

Prozesse ist ein Wert häufig entweder der gewünschte Wert oder gleich dem gewünschten Wert plus dem konstanten Koeffizienten. Zum Beispiel kann X ¥ 2 mod. 7 X gleich 2 oder 9 sein. Wir sagen, X hat eine begrenzte Kongruenz mit 2 mod. 7.

Wenn wir schreiben $X = A \mod N$, definieren wir X als den Rest von A, dividiert durch N, zum Beispiel $3 = 45 \mod 7$.

5

10

15

20

25

In der Zahlentheorie ist das modulare multiplikative Gegenteil ein grundlegendes Konzept. Zum Beispiel wird das modulare multiplikative Gegenteil von X als X^{-1} geschrieben, das durch XX^{-1} mod. N=1 definiert wird. Wenn X=3 und N=13, dann ist $X^{-1}=9$, das heißt, der Rest von 3. 9 dividiert durch 13 ist 1.

Die Akronyme MS und LS werden zur Bezeichnung der größten und der kleinsten Signifikanten bei der Referenzierung von Bits, Zeichen und fallen Operandenwerten eingesetzt.

In dieser gesamten Spezifikation bezeichnet N sowohl den Wert N als auch den Namen des Umschaltzahlwerkes, das N enthält. A und N sind während einer ganzen Potenzierung konstante Werte. A ist der Wert der Zahl, die zu potenzieren ist. Während der ersten Iteration einer Potenzierung ist E gleich A. B ist ebenfalls der Name des Zählwerks, in dem sich der kumulierte Wert, der letztendlich dem gewünschten Ergebnis der Potenzierung entspricht, befindet. S bezeichnet einen temporären Wert und ebenfalls das Zahlwerks, in dem Y von S gespeichert ist. S(1-1) bezeichnet den Wert von S zu Beginn der i. Iteration: So bezeichnet das LS Zeichen eines S(1) ten Wertes.

Wir beziehen uns auf das (später definierte) Verfahren p(A
30 . B)N als Multiplikation im p-Bereich oder manchmal einfach
eines Multiplikationsvorgangs.

Andere Symbole sind diejenigen, die auch üblicherweise in der Arithmetik verwendet werden:

Modulare Multiplikation nach Montgomery

5

10

15

20

25


30

In einem klassischen Ansatz zur Berechnung einer modularen Multiplikation A. B mod. N wird der Rest des Produkts A. B durch einen Divisionsprozeß errechnet. Die Implementierung eines Divisionsprozesses ist schwieriger durchzuführen als ein Multiplikationsprozeß.

Durch Einsatz des modularen Reduktionsverfahrens nach Montgomery wird die Division im wesentlichen durch Multiplikationen ersetzt, die vorausberechnete Konstanten verwenden.

Montgomery führt Funktion ю(A . B) N nach Die Multiplikations-Modulo N des Produkts A . B im p-Bereich durch. Die Wiedergewinnung aus dem p-Bereich zurück in den normalen modularen Bereich wird durch Darstellung von p im B)N und einer vorausberechneten Ergebnis von ю (A Konstante H darqestellt. Falls nun $P = p(A \cdot B)N$ ist, dann ist p(P . H)N = A . B mod. N; dadurch wird eine normale modulare Multiplikation in zwei p-Bereichs-Multiplikationen durchgeführt.

Das Ziel effizienter modularer Reduktionsverfahren ist die Serie von Multiplikationsverhinderung einer Divisionsvorgängen mit Operanden, die n und 2n Bit lang Serie von Durchführung einer durch die Additionen una Subtraktionen mit Multiplikationen, Operanden, die n Bits lang sind und die ein Endergebnis erzielen, das ein Maximum an n Bit lang ist. Zur Darstellung bei nach Montgomery beobachten WIT. das der Lehre ungeradem N (diese ungeraden В und vorgegebenem konstanten Faktoren sind immer entweder einfach oder eine



Komponente großer Primzahlen) gibt es immer ein Q, so daß A
. B + Q . N in einer Zahl resultiert, dessen n LS Bits Null
sind oder

$$P \cdot 2^n = A \cdot B + O \cdot N.$$

5 Dies bedeutet, daß wir einen 2m Bits langen Ausdruck haben, dessen N LS Bits Null sind.

Lassen wir nun I . $2^n = 1 \mod N$ sein (I existiert für alle ungeraden Ns). Die Multiplikation beider Seiten der vorstehenden Gleichung durch I ergibt die folgende Kongruenz:

von der linken Seite der Gleichung:

P . I . $2^n = N$ (Es sei daran erinnert, daß I . $2^n = 1$ mod. N ist)

und von der rechten Seite:

15 A.B. I + Q. N. I = AB. I mod. N (Es sei daran erinnert, daß Q. N. I = 0 mod. N ist),

daher

10


 $P = A \cdot B \cdot I \mod \cdot N$

Leider bedeutet dies auch, daß ein parasitärer Faktor I jedes Mal dann eingeführt wird, wenn die Multiplikation im p-Bereich durchgeführt wird.

Wir definieren den p Operator derart, daß:

 $P = A' \cdot B \cdot I \mod N = \wp(A \cdot B)N$

und wir nennen dies "Multiplikation von A Mal B im §)25 Bereich".



Die Wiedergewinnung vom p-Bereich wird durch Anwendung von p auf P . H berechnet, was ergibt:

p(P . H)N = A . B mod. N

Wir können den Wert von H durch Ersatz von P in der vorstenenden Kongruenz ableiten. Wir finden:

 $\wp(P . H)N = (A . B) (H) (I) mod. N;$

(siehe, daß A . B . I \leftarrow P; H \leftarrow H; (\leftarrow und jeder Multiplikationsvorgang führt einen Parasiten I ein)

Falls H mit dem vielfachen Gegenteil von I² kongruent ist.

10 dann ist die Kongruenz gültig, daher

 $H = I^{-2} \mod N = 2^{2n} \mod N$

(H ist eine Funktion von N, und wir nennen es den Parameter H)

2ur Darstellung des p-Operators auf A. B, führen wir das folgende Verfahren unter Einsatz der vorausberechneten Konstante J fort:

 $1)X = A \cdot B$

 $2)Y = (X . J) \mod. 2^n$ (es sind nur die n LS Eits notwendig)


 $20 3)2 = X + Y \cdot N$

5

4)S = $2 / 2^n$ (Die Anforderung an J ist, daß es 2 zwingt, durch 2^n teilbar zu sein)

5) P Y S mod. N (N ist von S zu subtrahieren, falls S \geq N ist)

25 Schließlich, bei Schritt 5):



P Y p (A . B) N

[nach Subtraktion von N, falls nötig:

$$P = \{ \mathcal{L}(A : B) \}$$

Unter Fortführung des obigen:

 $Y = A \cdot B \cdot J \mod 2^n$ (unter Einsatz nur der n LS Bits)
und

$$Z = A \cdot B + (A \cdot B \cdot J \mod 2^n) \cdot N$$

Damit Z durch 2^a (die n LS Bits von Z müssen Null sein) teilbar ist, muß folgende Kongruenz existieren:

10 [A . B + (A . B . J mod.
$$2^n$$
) . N] mod. $2^n = 0$

Damit diese Kongruenz existiert, muß N . J mod. 2" kongruent zu -1 sein oder:

$$J = -N^{-1} \mod 2^n$$

20

25

und wir haben die Konstante J gefunden.

Daher ist J eine vorausberechnete Konstante, die nur eine Funktion von N ist und naheliegenderweise müssen wir immer das positive J auswählen, das kleiner als N ist.

Daher verwendet das aufgezeigte Verfahren, wie dem Fachmann einleuchten wird, drei Multiplikationen, eine Summenbildung und ein Maximum an Subtraktionen für das vorgegebene A. B. Nund eine vorausberechnete Konstante: wir erhalten par A. B. Nund eine Verwendung dieses Ergebnisses, desselben Verfahrens und einer vorausberechneten Konstante H. (einer Funktion des Moduls N), sind wir in der Lage, A. B. mod. Nund zu finden. Da A. gleich B. sein kann, kann dieser Operator als

eine Einheit zur Quadrierung oder Multiplikation in der modularen Arithmetik verwendet werden.

Uberlappte Modulare Multiplikation nach Montgomery

Im vorstehenden Abschnitt wurde ein Verfahren zur modularen Multiplikation aufgezeigt, das Multiplikationen von Operanden verlangt, die alle n Bits lang waren, und Ergebnisse, die 2n + 1 Bits Speicherplatz erforderten.

Durch den Einsatz von Montgomerys überlappter Reduktion (gemäß des Vorgenannten Dokuments von Dussel) ist es möglich, die Multiplikationsvorgänge mit kurzeren Operanden. Zählwerken und Hardware-Multiplikatoren durchzuführen, was die Implementierung einer elektronischen Vorrichtung mit relativ wenigen logischen Gattern ermöglicht.

Bei Einsatz eines k Bit Multiplikators ist es angebracht, Zeichen von K Bit Länge zu definieren; es gibt m Zeichen in n; das heißt m . k = n.

Jo wird das LS Zeichen von J sein.

Daher

10

 $J_0 = -N_0^{-1} \mod. 2^{\kappa}$ (J_0 existiert als N ist ungerade)

- Dann wird unter Einsatz von Montgomerys überlappter Reduktion $\wp(A \cdot b)N$ in m Iterationen unter folgender Anfangsbedingung und unter Fortführung der Schritte (1) bis (5) dargestellt. Der Verlauf der Erfindung folgt diesen Schritten auf zusammenfallende Weise.
- Zu Beginn S(0) = 0 (der Y Wert von S zu Beginn der ersten Iteration).

Für i = 1, 2 ... m



(1) $X = S(i-1) + A_{i-1}$. B $(A_{i-1} \text{ ist das } i-1)$. Zeichen von A; S(i-1) ist der Wert von S zu Beginn der i. Iteration)

 $(2)Y_0 = X_0$. $J_0 \mod 2^k$ (Die LK k Bits des Produkts X_0 . J_0)

5 (Das Verfahren verwendet und berechnet nur die k LS Bits, zum Beispiel den geringsten Signifikanten 32 Bits).

 $(3)2 = X + Y_0 . N$

(4)S(i) = 2/2* (Die k LS Bits von Z sind immer 0, daher

ist Z immer durch 2* teilbar. Diese Division ist
gleichbedeutend mit einer k Bit rechten Versetzung, da
die LK k Bits von Z alle Null sind; oder, wie im Verlauf
gesehen werden wird, die LK k Bits von Z werden einfach
unbeachtet gelassen.

15 (5)S(i) = S(i) mod. N (N ist von solchen S(i)s zu subtrahieren, die größer sind als N).

Schließlich, bei der letzten Iteration (nach der Subtraktion von N, falls notwendig), $C = S(m) = \wp(A \cdot B)N$. Um $F = A \cdot B$ mod. N abzuleiten, müssen wir die Berechnung $\wp(C \cdot H)N$ im \wp -Bereich durchführen.

Nun beweisen wir, daß S(i) für alle S(i)s kleiner ist als 2N (nicht der in Montgomery Beweisführung inbegriffen).

Wir beobachten, daß bei Operanden, die im Verfahren verwendet werden:

25 S(1-1) < N; B < N und $A_{i-1} < 2^{\kappa}$

20

(Die ersten beiden Ungleichheiten bleiben, da zu Beginn einer Iteration N von S(i-l) und B subtrahiert wird, wenn sie entweder größer als oder gleich N waren. Die dritte

Ungleichheit bleibt, da 2k eine k+1 Bit lange Zahl ist, deren MS Bit "1" ist, während A_{1} —1 ein k Bit langer Operand ist).

Per Definition:

 $S(i-1) = 2/2^{\kappa}$ (Der Wert von S am Ende des Verfahrens vor einer möglichen Subtraktion)

Ersatz im obigen Gleichungssatz:

$$Z = S(i-1) \times A_{i-1} \cdot B + (X_0 \cdot J_0 \text{ mod. } 2^k) N$$

Anzumerken ist, daß bei Berücksichtigung des maximale Wertes 10 jedes Elements in der vorstehenden Gleichung wir die Ungleichheit von Z erhalten:

$$2 < (N - 1) + (2^{k} - 1) (N - 1) + (2^{k} - 1) . N = 2^{k}N + 2^{k}N$$

- $N - 2^{k}$

und sicherlich

15
$$2 < 2^k N + 2^k N$$

Nun werden beide Seiten der Ungleichheit durch 2k dividiert:

$$2/2^{k} < N + N$$

und wir haben bewiesen, daß eine Subtraktion von N alles ist. was jemals zur Korrektur eines S(i) oder eines B notwendig ist.

Beispiel I

20

25

eine überlappte modulare Multiplikation:

Die folgenden Berechnungen können leicht mit einem Handrechner überprüft werden, der über einen hexadezimalen Modus verfügt. Unter Verwendung des hexadezimalen Format nehmen wir an:

N=a59 (der konstante Koeffizient), A=99b (der Multiplikator), B=5c3 (der Multiplikand), n=12, (die Bit Länge von N), k=4, (die Größe in Bits des Multiplikators and ebenfälls die Größe eines Zeichens) und m=3, da n=k. m.

 $J_0 = 7 \text{ da } 7 \cdot 9 = -1 \text{ mod. } 16 \text{ und } H = 2^{2-12} \text{ mod. } a59 = 44b.$

Das erwartete Ergebnis ist F = A . B mod. N = 99b . 5c3 mod. a59 = 375811 mod. a59 = 220₁₆

Zu Beginn: S(0) = 0

5

20

10 Stufe 1 $X = S(0) + A_0$. B = 0 + b. 5c3 = 3f61 $Y_0 = X_0$. $J_0 \mod 2^k = 7$ $2 = X + Y_0$. N = 3f61 + 7. a59 = 87d0 $S(1) = Z / 2^k = 87d \text{ (welches kleiner als N ist)}$

Stufe 2 $X = S(1) + A_1$. B = 87d + 9 . 5c3 = 3c58 $Y_0 = X_0$. $J_0 \mod 2^k = 8$. $7 \mod 2^k = 8$ $Z = X + Y_0$. N = 3c58 + 52c8 = 8f20 $S(2) = 2 / 2^k = 8f2$ (welches kleiner als N ist)

Stufe 3 $X = S(2) + A_2$. B = 8f2 + 9. 5c3 = 3ccd $Y_0 = d$. $7 \mod 2^6 = b$ $2 = X + Y_0$. N = 3ccd + b. a59 = aea0 $S(3) = Z / 2^k = aea$. da S(3) > N.

S(3) = aea - a59 = 91

Daher $C = \wp(A - B)N = 91_{16}$

Die Wiedergewinnung aus dem p-Bereich wird durch Berechnung von p(C . H)N erreicht:

Auch hier, zu Beginn: S(0) = 0

Stufe 1 $X = S(0) + C_0 \cdot H = 0 + 1 \cdot 44b = 44b$

$$Y_0 = d$$

 $Z = X + Y_0 - N = 44b + 8685 = 8ad0$
 $S(1) = Z / 2^k = 8ad$

Stufe 2
$$X = S(1) + C_1$$
. $H = 8ad + 9$. $44b = 2f50$
 $Y_0 = 0$
 $Z = X + Y_0$. $N = 2f50 + 0 = 2f50$
 $S(2) = Z / 2^k = 2f5$

ŝ

10

15

25

30

Stufe 3
$$X = S(2) + C_2$$
. $H = 2f5 + 0$. $44b = 2f5$
 $Y_0 = 3$
 $Z = X + Y_0$. $N = 2f5 + 3$. $a59 = 2200$
 $S(3) = 2 / 2^k = 220_{15}$.

was der erwartete Wert von 99b 5c3 mod. a59 ist.

Die Gültigkeit der Operation kann intuitiv verstanden werden, wenn wir realisieren, daß, wenn wir in jeder Stufe k LS Nullen außer Betracht lassen, wir im wesentlichen die n MS Bits mit 2^k multiplizieren. Dementsprechend ist in jeder Stufe das i. Segment des Multiplikators ebenfalls eine mit 2^k multiplizierte Zahl, was ihr die gleiche Wertung wie S(i) verleiht.

20 <u>Modulare Reduktion auf einer Montgomery-Maschine in einem</u> <u>Multiplikationsverfahren</u>

Viele Verschlüsselungsverfahren, wie zum Beispiel der NIST Digital Signatures Standard oder die das Chinese Remainder Theorem (der chinesische Lehrsatz zur Restlehre) verwendende modulare Potenzierung erfordern die Reduzierung einer Zahl, die größer ist (häufig über zweimal so groß) als ein zweiter konstanter Koeffizient. Diese modularen Reaktionen konnen effizient in einer überlappten Multiplikation nach Montgomery unter Einsatz einer erfindungsgemäßen Maschine und einer nicht naheliegenden Erweiterung des Algorithmus nach Montgomery ausgeführt werden.

ist, daß in den voranstehenden Beispielen Anzumerken impliziert wurde, daß n, die Länge des konstanten Koeffizienten des Operanden, ebenfalls die genaue Länge von N war. Für gewöhnliche Potenzierungen und Multiplikationen 5 ware dies am effizientesten. In den Fällen jedoch, in denen eine Reduzierung der Größe notwendig ist, kann eine zweite Konstante, $I^{-1} = 2^n \mod N$ eingesetzt werden, die, wenn Montgomery mit der derart reduzierten Zahl multipliziert wird, eine Operation mit einer minimalen Reduktion ergibt. Diese Konstante I 1 kann mit demselben Mechanismus berechnet 10 werden, der die Konstante H berechnet (siehe Abschnift über die Berechnung des Parameters H), namlich durch Plazierung des Moduls N in den wichtigsten Teil des Divisoroperanden, so daß sein bedeutendstes "I" im bedeutendsten Bit des Divisorregisters verbleibt. Die Zahl der Verschiebungs- / 15 Versuchs-Subtraktionen, muß naheliegenderweise nun n + I - L sein, wober L die Zanl der relevanten Bits von N ist. Anzumerken ist, daß dieses I-1 ein L Bits langer Operand sein wird.

Zum Beweis dieser Prämisse wiederholen wir zunächst noch einmal, daß die Multiplikation nach Montgomery von A B mod.

N. (p(YA . B)N) die Kongruenz A . B . I mod. N erzielt.

Wenn wir B = I⁻¹ zuordnen, dann

 $\rho(A \cdot I^{1})N = A \cdot I^{1}$. I mod. $N = A \mod N$.

25 Beispiel 2

30

eine überlappte Reduktion nach Montgomery:

Um eine Reduktion von t auf mod. q (t mod. q) zu demonstrieren, in der die Länge des Multiplikationsregisters, in dem t ursprünglich gespeichert ist. 24 Bits lang ist, großer ist als die Länge von q.

Nehmen wir eine Wortlänge (Große des Maschinenmultiplikators) von 8 Bit und die folgenden Testvariablen an:

n = 24: k = 8; t = 0a f5.9b; q = 2b 13; und

 $3 R = I^{-1} = 2^{24} \mod a = 141 d$

15

25

Bei einer einfachen Divisionsberechnung wissen wir durch Vergleich, daß t mod. q = 5c8 ist.

Anzumerken ist, daß die Reduzierung und die Wiedergewinnung in einer Multiplikation nach Montgomery durchgeführt werden:

- - Stufe 1 $X = S(0) + A_0$. B = 0 + 9 141d = c2d &f $Y_0 = X_0$. $J_0 \mod 2^k = 8f$. $e5 \mod 2^8 = eb$ $Z = X + Y_0$. N = c2d &f + eb . 2b &13 = 33 &b &00 $S(1) Y Z / 2^k \mod N = 33 &b &welches großer ist$ als NS(1) = 33 &b &- 2b &13 = 8 &a5

- Stufe 2 $X = S(1) + A_1 \cdot B = 8 \text{ a5} + \text{f5} \cdot 141d = 13 48 66$ $Y_0 = X_0 \cdot J_0 \mod 2^k = 66 \cdot \text{E5 mod} \cdot 2^8 = 3e$ 20 $Z = X + Y_0 \cdot N = 13 48 66 + 3e \cdot 2b 13 = 1d b7 00$ $S(2) = Z / 2^k \mod N = 1d b7$
 - Stufe 3 $X = S(2) + A_2$. B = 1d b7 + 0A . 14 1d = e5 d9 $Y_0 = d9$. e5 mod. $2^2 = 1d$ $2 = X + Y_0$. N = e6 d9 + 1d . 2b 13 = 5 c6 00 $S(3) = 2 / 2^x \mod N = 5$ c8,

Und t mod. q = 5c8, wie zuvor berechnet.



Pocenzierung

õ

10

Die folgende Ableitung einer Sequenz [D. Knuth, Die Kunst des Programmierens von Computern, Band 2: seminumerische Algorithmen, Addison-Wesley, Reading Maß., 1981], nachstehend als "Knuth" bezeichnet, erlautert eine Sequenz von Quadraturen und Multiplikationen, die eine modulare Potenzierung implizieren.

Unter der Annahme, daß wir die Konstanten im obigen Abschnitt vorausberechnet haben und daß unsere Vorrichtung im p-Bereich sowohl Quadrieren als auch Multiplizieren kann, möchten wir folgendes berechnen:

 $C = A^E \mod N$

Lassen wir E(j) den j. Bit in der binaren Darstellung des Exponenten E angeben, beginnend mit dem MS Bit, dessen Index I ist und abschließend mit dem LS Bit, dessen Index g ist, konnen wir wie folgt potenzieren:

a) B = A

BEI j = 2 BIS q

a) BY () (B . B) N

20 b) B ¥ & (B . H)N (die Schritte a und b entsprechen B ¥ B mod. N)

WENN E(j) = 1 DANN

a) B ¥ p(B . A)N

b) B Υ \wp (B . H)N (die Schritte a und b entsprechen den B Υ

25 , B . A mod. N)

Im Übergang von jedem Schritt zum nächsten wird N von B subtrahlert wann immer B größer als oder gleich N 1st.

Nach der letzten Iteration ist der Wert B Y bis Aº mod. N.

5.

10

15

20

25

30

Es gibt effizientere systemgebundene Protokolle, die mit der beschriebenen Schaltung zur Durchführung der Potenzierung verwendet werden können; wir nennen zwei Verschlusselungsprotokolle, bei der das hierin beschriebene Verfahren die Geschwindigkeit der Potenzierung häufig verdoppeln wird. Im RSA Verfahren [R. L. Rivest und andere, "Ein Verfahren zum Erhalt digitaler Unterschriften und mit offentlichem Schlüssel". Geheimverschlüsselungen Kommentar zum ACM, Band 21, 120 - 126, 1978], nachstehend bezeichnet als "RSA" und dem Diffle-Hellman Protokoll [W. Diffle und M. E. Hellman, "Neue Richtungen der Verschlüsselung", 1EEE Trans. on Inform. Theorie, Band IT-22, 644 - 654, 1976], nachstehend als "Diffle-Hellman" die meisten der schwierigen bezeichnet, werden Potenzierungen durch Einsatz eines konstanten Exponenten durchgeführt. Das Verfahren des folgenden Abschnitts (ein effiziences Verfahren für eine Wiedergewinnung von einer eines p-Bereichs) verringert. die Potenzierung Berechnungszeit für jene Berechnungen. bei denen konstanter Exponent verwendet wird. Wenn dieses Verfahren eingesetzt wird, entfallen die Schritte b) im beschriebenen Potenzierungsverfahren (alle $\wp(B . H)N$ Multiplikationen). und der endquitige Wert von B wird nach der q. Iteration der Potenzierung im p-Bereich nach Montgomery mit einer vorausberechneten Konstanten T multipliziert.

Denjenigen, die in die Implementierung eingebunden sind, leuchtet es ein, daß es für vollständige RSA-Unterschriften mit dieser Schaltung unter Verwendung des Chinese Remainder Theorem [beschrieben im vorgenannten Artikel von Knuth] möglich ist, eine weitere Reduzierung um mehr als 70% der Berechnungszeit vorzunehmen.



Ein effiziences Verfahren für eine Wiedergewinnung von einer p-Bereichs-Potenzierung

Das Quadrierungs- und Multiplikationsprotokoll des vorstehenden Absatzes kann verbessert werden, und es ist moglich, die Zahl der p-Bereichs-Multiplikationen während der iterativen Sequenz durch Einführung einer neuen vorausberechneten Konstanten T zu reduzieren, die eine funktion des konstanten Koeffizienten N und des Exponenten E

10 $T = (2^{n})^{2} \mod N = (I^{-1})^{2} \mod N$

Wo $\Sigma = 2^{q-1} + E \mod 2^{q-1}$

und

5

q ist die Zahl der relevanten Bits in E (unter Wegfall aller voranstehenden Nullen)

Die modulare Potenzierung kann nun berechnet werden mit der Sequenz:

Zu Beginn: B = A

BEI j = 2 BIS q

B Y p (B . B) N

20 WENN E(J) = 1 DANN

B ¥ p (B . A) N

ENDE FÜR

B ¥ & (B . T) N .

Nehmen wir wieder an, daß für jeden Übergang von einem 25 Schritt zum nächsten N von B subtrahlert wird, wann immer B größer als oder gleich N ist.

Anzumerken ist wiederum, daß jede Multiplikation im \wp -Bereich einer modularen Multiplikation desselben Faktors mit L entspricht, zum Beispiel $\wp(X . Y) = X . Y . I mod. N.$

Beispiel 3

Dieses Beispiel demonstriert den Einsatz von T bei der Berechnung von \mathbb{A}^2 mod. N und macht Ts Definition deutlich.

Nehmen wir an n = 4 und E = 5 = 0101 . q (nach Wegfall von Es voranstehender Null) ist 3, daher:

$$E(1) = I; E(2) = 0; und E(3) = I$$

10 und T ist vorausberechnet:

$$T = (2^a)^T \mod N = (I^{-1})^T \mod N$$

$$\Sigma = 2^{q-1} + E \mod 2^{q-1} = 2^{3-1} - 5 \mod 2^{3-1} = 4 + 1 = 5$$

und daher:

$$\dot{T} = I^{\frac{\epsilon}{2}} \mod N$$
.

15 wie zu sehen ist, wenn

zu Beginn:

$$B = A$$

$$j = 2, E(2) = 0$$

$$B = \{ p (B \cup B) N = A^2 \cup M \}$$

$$20 = 3$$
, $E(3) = 1$

$$B = \Theta(B \cdot B)N = B^2 = A^4 \cdot I^2 \cdot I \mod N$$

$$B = \{ \mathcal{I}(B : A) | N = A^4 : I^3 : A : I \mod N \}$$

und schließlich:

 $B \notin P(B \cdot T)N = A^5 \cdot I^4 \cdot I^5 \cdot I \mod N = A^5 \mod N$

Die Einführung des Parameters T kann vermieden werden, wenn die nachstehenden Schritte zur Berechnung von A^E befolgt werden:

Annehmend, daß wir die Konstante H nach Montgomery vorausberechnet haben und daß unsere Vorrichtung im p-Bereich sowohl Quadraturen als auch Multiplikationen berechnen kann, mochten wir folgende Berechnung anstellen:

 $\cdot C = A^{\epsilon} \mod . N$

Lassen wir E(j) den j. Bit in der binaren Darstellung des Exponenten E angeben, beginnend mit dem MS Bit, dessen Index I ist und abschließend mit dem LS Bit, dessen Index q ist, können wir wie folgt für ungerade Exponenten potenzieren:

A*¥ & (A . H) N

 $B = A^*$

BEI j = 2 BIS q-1

B ¥ Ø (S . B) N

WENN E(j) = 1 DANN

BY p(B . A*)N

20 ENDE FUR

BY D(B. A)N

C = B

Beim Übergang von jedem Schritt zum nächsten wird N von B subtraniert, wann immer B größer als oder gleich N ist.

Nach der letzten Iteration ist der Wert B Y bis A^E mod. N. und C ist der endgültige Wert.

Bei geraden Exponenten könnte der letzte Schritt sein:

B Y p(B : 1)N anstatt von B Y p(B : A)N



Zur Klarstellung werden wir folgendes Beispiel verwenden:

$$E = 1011 \rightarrow E(1) = I$$
, $E(2) = 0$; $E(3) = 1$; $E(4) = 1$;

Um auf A^{1011} mod. N; q = 4 zu kommen

$$A^{*} = \Omega (A . H) N = Al^{-2} I = AI^{-1} mod. N$$

 $5 \qquad B = A^*$

bei j = 2 bis q

 $B = \wp(B B) N$, was $A^2 (I^1)^2 . I = A^2 - I^1$ ergibt

E(2) = 0; $B = A^2 \cdot I^{-1}$

 $B = \rho(B \cdot B)N = A^2 (I^{-1})^2 \cdot I = A^4$

10 I.1

30

$$E(3) = I$$
 $B = \wp(B, A^*)N = (A^4, I^{-1}) (AI^{-1}), I$
= $A^5 - I^{-1}$

$$B = \wp(B \cdot B)N = A^{10} \cdot I^{2} - I = A^{-0} \cdot I^{-1}$$

15 Da $\Xi(4)$ eine ungerade 2ahl war, erfolgt die letzte Multiplikation mit A, um den Parasiten I 1 zu entfernen.

$$B = \wp(B \cdot A) = A^{10} \cdot I^{-1} \cdot A \cdot I = A^{11}$$
 $C = B$

Berechnung des Parameters H

Der Parameter H ist eine Konstante, die für Berechnungen im Bereich Montgomery von grundlegender Bedeutung ist. Bei Verwendung bestimmter Protokolle wird H eine Konstante sein, die auf einem größeren Computer vorausberechnet werden könnte, oder in anderen Fallen eine sinnvolle Konstante sein könnte, die in einer ersten Stufe ein Parameter für Berechnungen einer nützlicheren Konstante sein wird. Siene vorstehender Abschnitt

Bei allgemein üblichen Kommunikationen kann angenommen werden, daß H vorausberechnet wird, allerdings könnte es bei mehreren Protokollen, zum Beispiel bei der

Zugriffsberechtigungsprüfung einer Unterschrift bei einer Direktkommunikation in RSA notwendig sein. H mit dieser Vorrichtung zu berechnen, zum Beispiel der SmartCard.

Der Parameter H wird definiert als:

$$5 \qquad H = 2^{2n} \mod N$$

Das bedeutet, daß H der Rest eines normalen Divisionsvorgangs ist, in dem eine Zeichenfolge, bei der auf ein MS Bit 2n LS Nullen folgen (a 2n + 1 Bis langer Operand), durch die modulare Basis N dividiert wird.

Die binäre Division durch einen Divisor N eines Dividenden, bestehend aus einer "l" und einer Zeichenfolge von Nullen, ist gleichbedeutend mit der sequentiellen Versuchssubtraktion N. das heißt der Subtraktion von N vom restlichen Versuchsdividenden, wenn die signifikantesten n+1 Bits größer sind als N (siehe Beispiel).

Obwohl der Dividend 2n+1 Bits lang ist, ist es naheliegend, daß der restliche Versuchsdividend, der durch eine Subtraktion beeinflußt wird, niemals länger als n+1 Bits lang ist und die LS Ziffern Nullen sind.


20 Zum Beispiel:

H berechnen, wenn = 11_{10} = 1011_{11} (daher ist die Bit-Länge von N 4. das heißt n = 4)

Division, wie wir es manuell bei langen Divisionen der Basis 2 tun würden:

25 <u>1 0111</u> 1011 11 0000 0000

| 1011 | Erfolgreiche Subtraktion |
|--------|-----------------------------|
| 0101 0 | ← Ergebnis der ersten Runde |
| ו וחו | Keine Subtraktion |



| | 101 00 | ← Ergebnis der zweiten Runde |
|---|--------------|--|
| | 10 11 | Erfolgreiche Subtraktion |
| | 10 010 | ← Ergebnis der dritten Runde |
| | 1 011 | Erfolgreiche Subtraktion |
| 5 | 0 1110 | ← Ergebnis der vierten Runde |
| | 1011 | Erfolgreiche Subtraktion |
| | Ergebnis der | 5. Runde $(n+1) \Rightarrow 0011 = H 3 Basis 10 = der$ |
| | | Rest) |

wo wir überprüft haben, daß H = 310.

- 10 Es gibt n + 1 Versuchseubtraktionen in einem H
 Divisionsverfahren. Anzumerken ist ebenfalls, daß der
 Versuchsdividend ebenfalls n + 1 Bits lang ist. Diese
 Sequenz der Subtraktionen wird in der Hardware gemäß der
 nachstehenden Beschreibung verfolgt.
- Diese Erfindung betrifft ein mikroelektronisches Gerät und ein Verfahren zu seinem Einsatz zur Durchführung der modularen Quadrierung und der modularen Multiplikation eines Multiplikators durch einen Multiplikanden, jeweils gemäß Anspruch 1 und 18.
- Die Ansprüche 2 bis 17 betreffen weitere Ausbildungsarten des Geräts gemäß Ansprüch 1.

Diese Erfindung bezieht sich auf eine kompakte synchrone mikroelektronische Peripheriemaschine Standardmikroprozessoren mit Mitteln für eigene Taktung und 25 Kontrolle, deren wesentliche Elemente sind: unterteilte, geschaltere und geraktere Umschaltzählwerke B, S und N; zwei einzige serielle / parallele Multiplex-Multiplikationswerke; Entnahme-Sensoren, Hilfssubtraktionswerke Addierwerke; Verzögerungszählwerke und 30 Schaltelemente: die alle einen vollständig integrierte zusammenfallenden und synchronen Verfahrensansatz zu einer

10

15

20

25 -

30

modularen Multiplikation, Quadrierung und Potenzierung darstellen. Eine weitere Ausbildungsart implementiert eine einzigartige, nicht direkt ableitbare synchronisierte Montgomery-Verfahrens, die. Hardware-Ableitung des modularen Hardwaremultiplikation, -quadrierung und potenzierung ausgelegt ist. Alternativ ist es ebenfalls moolich, eine Ableitung des Verfahrens nach Montgomery als Vielzahl von simultanen seriellen Prozessen eine durchzuführen, das heißt. Multiplikationen, Subtraktionen. Additionen, gespeicherte Verzögerungen und eine Division durch 2k. Die Prozesse werden parallel in dem durchgeführt, wie serielle Prozesse darin aufgehen.

In einer weiteren Ausbildungsart it es möglich, eine Ableitung des Verfahrens nach Montgomery als eine Vielzahl von seriellen Prozessen zur modularen Multiplikation, Quadrierung und Potenzierung durchzuführen, unter Ausschluß des Einsatzes von weiten internen Bussen. Es ist weiterhin möglich, diese Ableitung ausreichend kompakt zu machen, damit sie auf einem Mikrochip hergestellt wird, gemäß den Normen ISO 7816 für tragbare Smart Cards, die die bekannte 1 Mikron Technologie verwenden.

Weiterhin wird davon ausgegangen, daß es möglich ist, eine Ableitung des Verfahrens nach Montgomery gemäß obiger Beschreibung als eine Vielzahl serieller Prozesse modularen Multiplikation, Quadrierung und Potenzierung beliebigen durchzuführen. die durch irgendeinen Mikroprozessor mit einem internen Bus kontrolliert werden kann, ohne seine grundlegende Architektur zu andern und insbesondere ohne eine Veränderung des Designs der Speicher für den dualen Portzugang und mit relativ Anforderungen an die Firmware.

20

Eine derartige Maschine kann den Mikrokontroller ebenfalls zur Regulierung der Kaskade von p-Bereichs-Sequenzen von Quadrierungen und Multiplikationen einsetzen, in denen der Exponent E nicht im MULT Block gespeichert zu werden braucht, so daß ein n-Bit langes Umschaltzählwerk gespart wird; die MULT-Kontrolle wird vereinfacht, während ein geringer zusätzlicher Mikrokontroller ROM-Coder erforderlich ist.

Gemäß einer weiteren Ausbildungsart der Maschine als

Ergebnis des Ladens des Ai Zählwerks mit den "fliegenden"
Quadrierungsmultiplikanden, während das Register B rotiert,
wird das Abladen durch den Mikrokontroller der vorherigen
endgültigen Werte von B und / oder B-N ausgeschlossen, um
das Zahlwerk Ai mit Zeichen Bi wiederaufzuladen. Dies schont

RAM des Mikrocontrollers und eliminiert wenigstens n
effektive Taktgeberzyklen bei Jeder Quadrierungsiteration.

In einer weiteren Variante entfallen zwei Speicherzählwerke und getrennte serielle Subtraktionsvorgänge von einer direkten Implementierung des Verfahrens nach Montgomery. Dies erfolg durch Darstellung einer einzigen seriellen Erkennung auf $2/2^{\kappa}$ minus N zur Bestimmung, ob $Z/2^{\kappa}$ größer als oder gleich N ist und anschließend bei nur einer seriellen Subtraktion kleiner werden kann als N Operanden.

In einer weiteren Ausbildungsart ist der Schaltkreis derart quasi-parallel synchronisiert, daß nur zwei Multiplikatoren 25 zur Durchführung von drei simultanen Multiplikationsvorgängen eingesetzt werden. Silikonimplementierung können serielle / parallele Multiplikatoren 40% des Silikonbereichs einnehmen. 30 Einsatz von zwei anstatt areı seriellan parallelen . Multiplikatoren verbleibt augreichend Verdoppelung der Zahl der Zellen in den verbleibenden zwei

Multiplikatoren. Siese Verdoppelung der Größe der Multiplikatoren reduziert die Dauer des Prozesses bei einer 512 Bit Multiplikation um über 45%.

Es leuchtet ebenfalls ein, daß eine Maschine gemäß obiger Beschreibung mit einem digitalen Verzögerungsschaltkreis Delay3 (einem k Bit Umschaltzählwerk) zur Synchronisierung des seriellen Addierwerks von X mit dem seriellen Ergebnis des Multiplikators MLl. Yo. N eingesetzt werden kann, unter Ausschluß der doppelten Speicherung von Produkten oder einer Wiederholung einer seriellen / parallelen Multiplikation.

10

15

20

25

30

In einer weiteren Ausbildungsart gibt es zwei digitale Verzogerungsschaltkreise, Delayl und Delay2 (zwei k Bit Umschaltzahlwerke), die zur Synchronisierung von drei seriellen Multiplikationen verwendet werden, in denen N ein Faktor ist, daß heißt B . A_1 , X . J_0 und Y_0 . N.

Alternativ könnte eine Maschine gemäß obiger Beschreibung konstruiert werden, in der ein digitaler Verzogerungsschaltkreis Delay3 den Vorgang des seriellen / parallelen Multiplikators ML2 synchronisiert, so daß er zweigetrennte Multiplikationsvorgänge im Prozeßstrom durchführen kann, das heißt X. J_0 und Y_0 . N.

Es ist ebenfalls moglich, daß in einer solchen Maschine die Zählwerke S. B und N konfiguriert sind, um entweder n Bits oder n/2 Bits lang zu sein; wobei die Potenzierung über n/2 Längenmodule in etwas mehr als einem Achtel des effektiven Taktgerberzyklus abgeschlossen werden kann, der für n Bit lange Potenzierungen notwendig wäre.

In einer weiteren Ausbildungsart wird eine Maschine gemäß obiger Beschreibung dargeboten, die, wenn sie mit einem Original-Wiedergewinnungsfaktor T betrieben wird, die Zahlen der Multiplikationsvorgängen im P-Bereich bei einer

vollständigen Potenzierung der RSA-Unterschrift auf beinahe die Hälfte reduzieren.

Unter der Vorwegnahme notwendiger Vorausberechnungen konnte diese Maschine aufgrund des "fliegenden" Ladens des A Zählwerks, der "fliegenden Vorhersage" der Große der Inhalte des Zählwerks S und der "fliegenden" Synchronisierung des partiellen Operanden ebenfalls den vollständigen Multiplikationsvorgang \wp (A . B)N einer n Bit Zahl in nur m(n-2k) effektiven Taktgeberzyklen ausführen.

Diese Erfindung umfaßt weiterhin eine Maschine gemäß obiger Beschreibung, die dieselben Zählwerke in derselben Maschine wie bei den Multiplikationen nach Montgomery verwendet, zu der ein kleiner Entnahme-Sensor-Schaltkreis und dem Kontrollmechanismus ein einfaches Addierwerk hinzugefügt wurden, das in einem zweiten Modus arbeitet und den Parameter H berechnet.

Es wird weiterhin vorweggenommen, daß jedes untergeordnete Verfahren und jedes Verfahren mit vorbestimmten Zahlen von Taktgeberzyklen ausgeführt werden, so daß eine Multiplikation im p-Bereich und / oder eine Quadrierung in bekannten Sequenzen von Taktgeberzyklen durchgeführt werden, was die Ausbildung einer vereinfachten Kontrolle ermöglicht, die in einer Kaskade von selbsterregenden Zahlmechanismen ohne interne Bedingungszweige besteht.

2υ

- 25 Für jede der beschriebenen Maschinen (infra oder supra) könnte ein sogar noch weiter verbessertes Verfahren zur Durchfuhrung modularer Potenzierungen von D = A^E mcd. N geliefert werden, bestehend aus den Schritten:
- Speicherung des Exponenten E in einem Zählwerk des
 Computers

- Laden des konstanten Koeffizienten in vorgenanntes zahlwerk N;
- 3. Setzen des vorgenannten Zählwerks S auf Null;
- 4. Durchführung eines Multiplikationsvorgangs
- 5 von $A^* = \wp(A \cdot H)_N$, wahrend A der zu potenzierenden Operand ist und H ein vorausberechneter Parameter wie zuvor definiert.
 - 5. Laden von A* in das Basıszahlwerk B.

20

- 6. Durchführen eine Quadrierungsvorgangs der Inhaltes des 10 Zählwerks B.
 - 7. Umschalten besagten übrigen Exponenten E;
 - 8. Ignorieren aller seiner Null Bits, die dem ersten 1 Bit vorausgehen und Ignorieren des ersten 1 Bits besagten Exponenten E und für alle folgenden Bits, die die Vorgänge 9 bis 10 durchführen;
 - 9. Für jedes einzelne der besagten £ Bits, unabhängig davon, ob sie 0 sind oder 1. Ausführen der Vorgänge 4 und 5 der zuvor dargestellten Quadrierungsmethoden, bei denen sowohl der Multiplikand als auch der Multiplikator aus dem Zählwerk B stammen und in dem die aufeinander folgenden Zeichen des Multiplikators nach Montgomery vom Zählwerk B ins Zählwerk Ai geladen werden.
- 10. Falls das aktuelle Bit des Exponenten E 1 ist, und nur dann, nach Durchführung des Vorgangs 9, Durchführung der Vorgänge 4 und 5 des zuvor hierin beschriebenen Multiplikationsvorgangs, in dem der Multiplikand der Inhalt des Zahlwerks B und der Multiplikator die Basis A* ist; und

10

ā

15

20

25

30

11. nach Durchführung der Schritte 8 - 10 für alle Bits von E. Durchführung einer zusätzlichen Multiplikation des Zählwerks B durch die ursprüngliche Basis A und dann Speichern des Ergebnisses des letzten Vorgangs als D Y A^E mcd. N im Zählwerk B.

Ein weiterer Gegenstand der Erfindung (wiederum unter Einsatz jeglicher hierin (infra oder supra) beschriebenen oder Verfahren) umfaßt ein Verfahren Durchführung herkömmlicher Multiplikationen von zwei Zahlen. deren durchschnittliche signifikante Länge n/2 Bits ist, umfassend die Durchführung der modularen Multiplikation besagter Zahlen durch das Multiplikationsverfahren gemäß Beschreibung wenigstens eines der hierin beschriebenen Verfahren (infra oder supra), der in dem Koeffizient N eine n Bit Zahl ist, bestehend aus allen "len" (fffffff ... fff), unter Gleichsetzung von J_0 mit 1 und Laden des Multiplikanden in B und Bearbeitung von A wie in besagrem Multiplikationsverfahren von Anspruch 1; N kann alle Einsen sein, entweder durch ein Vorlade-Zählwerk N mit allen Einsen oder durch Einstellen des Multiplexers, der N ausgibt, um eine Serie von "harten" Einsen auszugeben.

zusammenfallendes Verfahren und werden ein eine Hardwarearchitektur einzigartige dargebotan, um eine modulare Potenzierung ohne Division mit derselben Zahl an Vorgangen durchzuführen, die mit einer herkömmlichen Multiplikations- / Divisionsvorrichtung durchgeführt worden wäre, in dem eine herkömmliche Vorrichtung bei jedem Vorgang sowohl als eine Division eine Multiplikation auch durchführen wärde. Eine Division ist üblicherweise ein nicht deterministisches Verfahren und gilt als schwieriger und zeitraubender als eine Multiplikation.

Die in dieser Erfindung realisierten Vorteile resultieren aus einer synchronisierten Sequenz serieller Prozesse, die: zusammengeführt werden, пш simultan (parallel) drei Mulciplikacionsvorgänge auf n Bit Operanden zu erreichen. Einsatz von zwei einfachen k Bit seriellen / parallelen Multiplikatoren effektiven in. n) 2k) Taktgeberzyklen.

Durch geeignete Synchronisierung und "fliegende" Erfassung und vorladende Operanden arbeitet die Maschine in einer deterministischen Weise, bei der alle Multiplikationen und Potenzierungen in einer vorbestimmten Zahl von Taktgeberzyklen ausgeführt werden. Bedingte Zweige werden durch lokale Erfassung und Ausgleichsvorrichtungen ersetzt, was eine Grundlage für den Kontrollmechanismus der einfachen Art bietet, die, wenn sie verfeinert wird, aus einer Serie selbsterregender Zähler in Kaskadenform bestehen kann.

10

15

20

25

Die Maschine stellt besonders geringe Anforderungen an den flüchtigen Speicher, da die Operanden für die gesamte Dauer des Vorgangs in die Maschine geladen und dort gespeichert werden, allerdings nutzt die Maschina die CPU, an die sie angeschlossen ist, zur Ausführung einfacher Ladungen und Abladungen und Befehlssequenzen der Maschine, während die Maschine ihre große Zahl an Berechnungen durchführt. Die Verarbeitungszeit Potanzierung der ıst catsächlich unabhangig von der CPU, die sie kontrolliert. In der Fraxis sind keine Veränderungen der Architektur notwendig, wenn die Maschine an irgendeine beliebige CPU angeschlossen wird. Die Hardware-Vorrichtung ist selbstbeinhaltend und kann an jede CPU Bus angeschlossen werden.

30 Bei Einsatz dieser und zuvor patentierter sowie Verfahrenskontrollprotokolle des Standes der Technik wird das Mittel zur Beschleunigung des modularen Multiplikations-

<u></u> . 5

:10

15

und Potenzierungsverfahrens geliefert, zusammen mit Mitteln zur Vorausberechnung der notwendigen Konstanten.

der hierin Das Design der bevorzugten Ausbildungsarten beschriebenen Erfindung wurde kompaktiert und für den besonderen 2weck ausgelegt, einen modularen mathematischen Operator für Anwendungen mit Geheimverschlüsselungen mit öffentlichem Schlüssel auf portablen SmartCards darzubieten (die. ...in Form und Größe mic den beliebten Magnetstreifenkredit- und -bankkarten identisch sind). Diese Karten werden in einer neuen Generation von Vorrichtungen mit Geheimverschlüsselungen mit öffentlichem Schlüssel zur Zugangskontrolle von Computern, Datenbanken und kritischen Installationen verwendet werden: zur Regulierung Sicherung von Datenflüssen bei kaufmännischen, militarischen und hauslichen Transaktionen; zur Entschlüsselung codierter privater Fernsehsender, usw.

Es dürfte geschätzt werden, daß die Vorrichtung ebenfalls in .

Computer- und Faxterminals, Türschlösser, Verkaufsautomaten, usw. eingebaut werden kann.

20 Die beschriebene Hardware führt eine modulare Multiplikation und Potenzierung durch Anwendung des p-Operators in einem neuen einzigartigen Verfahren durch. Weiterhin kann die Quadrierung auf dieselbe Weise durch Anwendung auf einen Multiplikanden and einen Multiplikator durchgeführt werden. die gleich sind. Modulares Potenzieren impliziert eine Folge 25 modularer Multiplikationen und Quadrierungen, und daher wird es durch ein Verfahren durchgeführt, das die wiederholte, ausgerichtete Anwendung kombinierte und geeignet Multiplikations-, Quadrierungs-Potenzierungsverfahren umfaßt. Jedoch wird hierin eine naue 30 verbesserte Weise der Durchführung der modularen Potenzierung weiter spezifiziert.

Das Verfahren zur Durchführung modularer Multiplikationen, bei denen der Multiplikand A, der Multiplikator B und der konstante Faktor jeder N m Zeichen von K Bits umfassen, wobei der Multiplikand und der Multiplikator nicht großer sind als der konstante Faktor, umfaßt die Schritte:

- 1 Vorausberechnen eines Parameters H und wenigstens des am wenigsten signifikanten Zeichens J_0 eines anderen Parameters J gemäß nachstehender Definition und Laden von J_0 in ein k Bit Zahlwerk.
- 10 2 Laden des Multiplikanden B und des konstanten Faktors n in jeweilige Zählwerke von n Bit Länge, in denen n=m. k:
 - 3 Setzen eines n Bit langen Zählwerks S auf Null und
 - 4 Durchführung einer i Iteration m Male, in der i von Null bis m-l ist, wobei jede i. Iteration die folgenden Vorgänge umfaßt:
 - a) Übertragung des 1. Zeichens A_{2-1} auf den Multiplikanden A vom Zählwerkmittel A_1 in das Speichermittel, das aus Zählwerkmitteln und Schaltermitteln ausgewählt ist;
- b) Erzeugen des Wertes X = S(i-l) + A₁₋₁. B, in dem S(1-l)

 der "aktualisierte" Wert von S gemäß hierin gegebener

 Definition ist, durch:
 - I. Rechtes Zyklusumschalten des Zählwerks B in die Multiplikationsmittei.
 - II. Serielles Multiplizieren von B mit A,-1

- 25 II. Rechtes Zyklusumschalten des Koeffizienten-Zählwerks N
 - IV. Bestimmung des "aktualisierten" Wertes von S(i-l) als den im Zählwerk S gespeicherten Wert

nach der (1-1). Iteration, falls derselbe nicht größer ist als N, oder, falls er größer ist als N, durch

sein serielles Subtrahieren von N und Vorwegnahme der Ergebnisse als den "aktuellen" Wert


5 von S(i-1); und

v.Rechtes Zyklusumschalten des Zählwerks S und serielles Addieren des Wertes der Multipli-

kation A₁₋₁ . B Bit Mal Bit zum "aktualisierten" Wert von S.

- c) Multiplizieren des LS Zeichens von X, X₀ mit J₀ und 10 Eingabe des Wertes X₀ . J₀ mod. 2^k in das Zählwerkmittel als Y₀ bei Verzögerung von N und X durch k Taktgeberzyklen:
 - d) Berechnung des Wertes $2 = X + Y_0$. N durch:
 - I Multiplizieren von Y_0 mit N durch eine verzögerte rechte Umschaltung des Zählwerks N
- - II Addieren von X zum Wert von Yc . N;
- e) Ignorieren des geringsten signifikanten Zeichens von Z und Eingabe der restlichen Zeichen in das Zählwerk S unter 20 Eingabe von Z/2^x mit Ausnahme der letzten Iteration;
 - f) Vergleich von $\mathbb{Z}/2^k$ mit N Bit per Bit zum 2wecke der Bestimmung des aktualisierten Wertes von S. S(i) in der hierin zuvor definierten Weise:
- g) in der das i. Zeichen des Multiplikanden A, zu jeder 25 beliebigen Zeit während des vorgenanten Vorgangs in das Zählwerkmittel A geladen wird;

- 5) bei der letzten Iteration (m th) Ignorieren des geringsten signifikanten Zeichens von $2/2^k$ und Eingabe der verbleibenden Zeichen in das Zählwerk B als den Wert von C Y \wp (A . B)N;
- 5 6) Wiederholen der Schritte 3) bis 4), in denen C oder C-N, falls C größer ist als N, durch B ersetzt wird und H durch A ersetzt wird, um P = (ν (C . H) mod. N zu berechnen; und
 - 7) Vorwegnahme des Wertes \wp , der aus der letzten Iteration als das Ergebnis der Vorgänge A. B mod. N erhalten wird.
- 10 Es wird ebenfalls ein Verfahren zur Durchführung der modularen Potenzierung von $D = A^E \mod N$ beschrieben, das die folgenden Schritte umfaßt:
 - Laden der Zahl des Koeffizienten in das vorgenannte Zählwerk N;
- 15 2) Setzen des vorgenannten Zählwerks S auf Null;
 - 3) Laden der zu potenzierenden Basis A in vorgenanntes Zanlwerk B:
 - 4) Speichern des Exponenten B in ein Computerzählwerk;
 - 5) Umschalten besagten übrigen Exponenten E;
- 20 6) Ignorieren aller seiner Null Bits, die dem ersten 1 Bit vorstehen und Ignorieren des ersten 1 Bits besagten Exponenten E und Durchführung der Vorgänge 7 bis 9 für alle folgenden Bits;
- 7) Für jedes einzelne besagte Bit, unabhängig davon, ob es 0
 1st oder 1, Quadrieren des Inhalts des Zahlwerks B mit dem
 hierin dargelegten Multiplikationsverfahren, in dem die
 aufeinander folgenden Zeichen der Basis aus dem Zahlwerk B
 in das Zählwerk A, geladen werden.



- 8) wenn das aktuelle Bit des Exponenten E l ist, und nur dann. Multiplizieren des Inhalts des Zählwerks B mit der Basis A nach Durchführung des Vorgangs 7), und
- 9) Nach jedem Quadrierungsvorgang nach Montgomery oder jedem Multiplikationsvorgang nach Montgomery Durchführung einer C . H Multiplikation (p(C . H))N nach Montgomery und
- 10) Nach Durchführung der Schritte 6 9 für alle Bits von E. Speichern des Ergebnisses des letzten Vorgangs als D Υ A^E mod. N ım Zählwerk B.
- Weiterhin wird ein Verfahren zur Durchführung einer modularen Potenzierung von D = A^E mod. N beschrieben, die die Schritte umfaßt:
 - 1) Laden der Zahl des Koeffizienten in das vorgenannte Zählwerk N;
- 15 2) Setzen des vorgenannten Zählwerks S auf Null;
 - 3) Laden der zu potenzierenden Basis A in vorgenanntes Zählwerk B;
 - 4) Speichern des Exponenten E in ein Computerzahlwerk und eines vorausberechneten Parameters T in einen CPU-Speicher:
- 20 5) Umschalten besagten übrigen Exponenten E

. ·

- 6) Ignorieren aller Null Bits davon, die dem ersten 1 Bit vorstehen und Ignorieren des 1 Bit besagten Exponenten E und Durchführung der Vorgänge 7 bis 8 für alle folgenden Bits:
- 7) für jedes einzelne der besagten Bits, unabhängig davon,
 25 ob es 0 ist oder 1, Durchführung der Vorgänge 4 und 5 des
 hierin dargelegten Multiplikationsverfahrens, in dem sowohl
 der Multiplikand als auch der Multiplikator die Basis A sind

und in dem die aufeinander folgenden Zeichen der Basis aus dem Zählwerk B in das Zählwerk A; geladen werden;

8) Wenn das aktuelle Bit des Exponenten E 1 ist, und nur dann, nach Durchführung des Verfahrens 7, Durchführung der Vorgänge 4 und 5 des hierin dargelegten Multiplikationsverfahrens, in denen der Multiplikand der Innalt des Zählwerks B ist und der Multiplikator die Basis A ist, und

. 5

9) Nach Durchführen der Schritte 7 und 8 für alle Bits von E, Durchführung einer zusätzlichen Multiplikation nach Montgomery des Zahlwerks B mit dem Parameter T (p(B. T)N und dann Speichern des Ergebnisses des letzten Vorgangs als D ¥ A^E mod. N im Zählwerk B.

Parameter T wird definiert als $T = (2^n)^s \mod N$, in dem

15 $S = 2^{q-1} + E \mod 2^{q-1}$ wie in der übergeordneten Anwendung im einzelnen erläutert.

Ein sogar noch weiter verbessertes Verfahren zur Durchführung der modularen Potenzierung von $D = A^E \mod N$, das die Schritte umfaßt:

- 20 1) Speichern des Exponenten E in einem Computerzählwerk.
 - 2) Laden der Zahl des Koeffizienten in vorgenanntes Zählwerk N;
 - 3) Setzen des vorgenannten Zählwerks S auf Null;
- 4) Durchführen eines Multiplikationsvorgangs von A* = ρ(A .
 25 H)N, während A der zu potenzierende Operand und H ein gemäß vorstehender Definition vorausberechneter Parameter ist.
 - 5) Laden von A. in das Basiszänlwerk B.

- 6) Durchführung eines Quadrierungsvorgangs der Inhalte des Zänlwerks B.
- 7) Umschalten des besägten übrigen Exponenten E.

1.0

- a) Ignorièren aller Null Bits davon, die dem ersten 1 Bit vorstehen und Ignorièren des ersten 1 Bits des besagten Exponenten E und Durchführen des Vorgangs 9 bis 10 für alle folgenden Bits.
- 9) Für jedes einzelne der besagten E Bits, unabhängig davon, ob sie 0 sind oder 1, Durchführen der Vorgänge 4 bis 5 des hierin zuvor dargelegten Quadrierungsverfahrens, in dem sowohl der Multiplikand als auch der Multiplikator aus dem Zählwerk B stammen, und in dem die aufeinander folgenden Zeichen des Montgomery-Multiplikators aus dem Zählwerk B in das Zählwerk A, geladen werden.
- 15 10) Wenn das aktuelle Bit des Exponenten E l ist, und nur dann, nach Durchführen des Vorgangs 9. Durchführen der Vorgänge 4 und 5 des hierin zuvor dargelegten Multiplikationsverfahrens, in dem der Multiplikand der Inhalt des Zahlwerks B und der Multiplikator die Basis A*

 20 ist; und
 - 11) Nach Durchführen der Schritte 8 19 aller Bits von E Durchführen einer zusätzlichen Addition nach Montgomery des Zänlwerks B mit der ursprünglichen Basis A und dann Speichern des Ergebnisses des letzten Vorgangs D Υ A^E mod. N im Zählwerk B, wenn der Exponent ungerade ist; sollte der Exponent gerade sein, Durchführen einer zusätzlichen Multiplikation nach Montgomery von D Mal I: B Υ \wp (D . 1) Υ D . I.
- Es wird deutlich, daß bei dem Potenzierungsverfahren dieser 30 Erfindung die Notwendigkeit der Berechnung des hierin zuvor erwähnten Parameters T entfällt.

Es wurde weiter festgestellt, und das ist ein weiterer Gegenstand der vorliegenden Erfindung, daß die beschriebene Maschine (in Form eines 512 Bit großen Zählwerks) den Erhalt des Ergebnisses der herkömmlichen Multiplikation von zwei n/2 Bit Zahlen (effektiv jede beliebigen zwei Operanden. die, wenn sie multipliziert werden. kein Ergebnis hervorrufen, das länger als n Bits ist, das heißt, einen Überlauf) ohne den Einsatz zusätzlicher Hardware oder der beschwerlichen Vorgänge erlaubt, die zu seiner Erzielung gemäß den Vorveröffentlichungen erforderlich wären. Dies Durchführung durch der modularen Multiplikation besagter Zahlen durch Multiplikationsprozesse erreicht, in denen der Wert des konstanten Koeffizienten N eine n Bit Zahl ist, die aus allen "ls" (fffffff .. fff) besteht, die J_0 bis I entsprechen, und Laden des Multiplikanden in B und Behandeln von A wie in besagtem Multiplikationsvorgang.

5

10

15

20

Die Vorrichtung zur Durchführung einer derartigen Multiplikation im normalen 2ahlenbereich durch vorgenannie Verfahren kann dieselbe Vorrichtung sein, die Kontrollmittel umfaßt, umfassend eine ೧೪೮ und Multiplikationsschaltkreis, der beinhaltet:

ein n Bit Umschaltzählwerk B für den Multiplikator;

ein n Bit Umschaltzählwerk N for den konstanten Koeffizienten:

ein n Bit Umschaltzählwerk für den hierin definierten Wert S:

ein k Bit Zahlwerk A, für den Multiplikanden;

k Bit Zahlwerk Mittel für die hierin definierten Werte $J_{\text{G}}.$ und Y_{G}

Multiplikationsmittel zur Multiplikation des Inhalts des Zählwerks B mit dem des Zählwerks A, ;

2usatzliche n-Bit Multiplikationsmittel; und Addier-,
Subtraktions-, Multiplex- und Verzögerungsmittel.

5 Alle Verbindungen zwischen den n Bit Zählwerken und den restlichen Komponenten sind bevorzugt 1 Bit serielle Verbindungen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

In den Zeichnungen:

10 ist Figur 1 ein Blockdiagramm eine Geräts gemäß einer erfindungsgemäßen Ausbildungsart;

ist Figur 2 ein Blockdiagramm eines modularen Multiplikations-Schaltkreises gemäß einer erfindungsgemäßen Ausbildungsart;

1

li zeigt Figur 3 den besonderen modularen Multiplikationsschaltkreis gemäß einer erfindungsgemäßen Ausbildungsart:

ist Figur 4 eine schematisches Diagramm, das das zeitliche Verhältnis zwischen den verschiedenen Vorgängen einer 20 Iteration des Multiplikationsvorganges gemäß einer erfindungsgemäßen Auspildungsart darstellt;

stellt Figur 5 eine serielle / parallele Multiplikationszelle dar;

stellt figur 6 einen 8 Bit seriellen / parallelen 25 Multiplikator dar,

stellt Figur 7 ein serielles Addierwerk dar;

stellt Figur 8 ein serielles Subtraktionswerk dar,

stellt Figur 9 eine Architektur zur Berechnung des Parameters H dar.

Insbesondere

5

15

20

25

beschreiben die Figuren verschiedene Ebenen logischer Konzepte, die zum Verständnis der Vorrichtung in ihrer Gesamtheit notwendig sind. In allen Fällen motiviert das Taktsignal den Schaltkreis, und fälls es ein 3 Rücksetz-Signal gibt, ist sein Zweck die Initialisierung eines Schaltkreises in den Nullzuständ.

10 Detaillierte Beschreibung bevorzugter Ausbildungsarten

Figur 1 ist Blockdiagramm eın des monolithischen Schaltkreises, in den die Erfindung integriert ist. Der MULT Block enthält die Hardware-Vorrichtung, die die Basis für ist; die Erfindung Statusmaschine enthält Controller, der den MULT Schaltkreis antreibt, der ROM Block enthält den gesamten nicht flüchtigen Speicher (ROM und EEPROM), in dem das Programm zur Kontrolle der Smart Cards, die bewährten offentlichen Schlüssel für Dritte und das Programm zum Betrieb des MULT Blocks SOWIE die Statusmaschine untergebracht sind; der RAM Block enthält den flüchtigen Speicher, der temporäre Operanden wie zum Beispiel 2U potenzierende Nachrichten auf 2ugangsberechtigung zu prüfende öffentliche Schlüssel, Daten im Übergang zum MULT Block, usw. speichert; die CPU (Zentrale Prozessoreinheit) kann praktisch jeder bekannte Mikrokontroller sein, der ein 8 Bit oder einen größeren internen Bus hat.

Figur 2 zeigt einen erfindungsgemäßen modularen Multiplikationsschaltkreis in Form eines Blockdiagramms, der zur Durchführung von modularen Quadrierungen und modularen Potenzierungen eingesetzt werden kann. Die Numerale 10, 11 und 12 zeigen drei Zählwerke an, die n Bit lang sind, n = k

10

15

20

25

30

. m, was jeweils Zählwerke B, S und N bildet, bzw. der Multiplikationswert S und der konstante Koeffizient geladen werden. Die vorgenannten Zählwerke werden bevorzugt in zwei Zählwerke n/2 geteilt, bevorzugt unter Einschluß einer k kleinsten Bit Unterteilung für die Zahlwerke N und B. Multiplexer 13, 14 und 15 werden jeweils vor die besagten Zählwerke plaziert und wenn sie in Komponententeile werden, wird ein Multiplexer vor unterteilt Uncerteilung plaziert. Diese ebenfalls ın Blockdiagramm gezeigten Zählwerke sind zum seriellen Laden bestimmt, doch wäre es ebenfalls möglich, sie parallel zu laden. 16, 17 und 18 sind drei Zahlwerke, wobei jedes von ihnen k Bits lang ist und jeweils die Werte A_1 , J_0 und Y_0 erhalt. Die Zählwerke 16 und 17 sind Umschaltzählwerke mit serieller Ladung / paralleler Ausgabe oder mit serieller und paralleler Ladung / paralleler Ausgabe-Zählwerken. Zählwerk 18 bevorzugt ein serielles Umschaltzählwerk paralleler Ausgabe. Der Inhalt dieser Zählwerke ist zur Verarbeitung durch Multiplikationsmittel 19 und 20 durch Komponenten 21 und 22 bestimmt, welche bevorzugt k Bit Schalter sind. Wenn sie Schalter sind, werden sie von Zählwerken 16, 17 und 18 durch k Bit Busse geladen. Wenn sie Zahlwerke sind, können sie seriell durch I Bit Verbindungen geladen werden. Die Numerale 24, 15, 25', 26, 36, 37 und 38 bezeichnen ebenfalls Multiplexer. Die Multiplikatoren 19 und können A serielle. B parallele £ingaben, Ausgabemültiplikatorenmittel oder jegliche andere serielle / parallele Eingabe- / serielle Ausgabemultiplikationsmittel sein. Der Multiplexer 38 kann den konstanten Koeffizienten N zwingen, alles "len" zur Multiplikation in den normalen Bereichszahlen zu sein.

Die Numerale 27, 28, 29, 30 und 31 bezeichnen 1 Bit volles / halbes Addier- / Subtraktionswerk. 31 bezeichnet ein volles Addier- / Subtraktionswerk. 32, 33 und 34 bezeichnen k Bit k

10

15

20

25

Taktgeberzyklus-Verzögerungsmittel, die geeigner sind, digital Signale zu verzögern, die aus analogen digitalen Komponenten bestehen können, obwohl digitale Komponenten bevorzugt werden. 35 ist ein Entnahmesensor, der ein zwei Bit Schalter-/ Speichermittel ist. Wie dargestellt umfaßt die erfindungsgemäße Vorrichtung, obwohl sie Behandlung großer Zahlen bestimmt ist, wie zum Beispiel 512 Zahlen, keine Busse, mit Ausnahme einiger weniger optionaler k Bit Busse, und dies bedeutet eine bedeutende Einsparung an Hardware. Wenn die Zählwerke B. S und n/2 Bit Teile umfassen, kann die erfindungsgemäße Vorrichtung zur Durchführung von Multiplikations- und Potenzierungsvorgängen auf 256 Bit Zahlen eingesetzt werden, was ein bedeutender Vorteil hinsichtlich der Flexibilität des Einsatzes der Vorrichtung ist.

Figur 3 zeigt die logischen Zellen gemäß einer bevorzugten Ausbildungsart der Erfindung, Operanden werden in den A_1 Schalter, das Zählwerk J_0 , das Zählwerk B und das Zählwerk Nüber die serielle Verbindung DI gespeist, und Ergebnisse werden über eine serielle Verbindung DO vom Zahlwerk B oder Sabgeladen.

Das Signal X ist die Bit Strom-Summenbildung des Produkts von B und A_1 und S. (Werte nach S und B haben angenommene Werte, die kleiner sind als N). Das Signal Y_0 ist der κ LS Bit Strom des Produkts von J_0 und X. Das Signal Z ist die Summenbildung von X und dem Produkt von Y_0 und N. Die k LS Bits von Z, unter Nichtbeachtung aller Nullen, und nur die n MS Bits werden seriell in S oder B eingespeist.

Der Entnahme-Sensor ist ein logischer Schaltkreis, der feststellt, ob der Wert von Z/2^k is größer ist als N oder nicht.



Die Subtrahierwerke Subl und Sub2 subtrahieren den Bit Strom N von den Bit Strömen von B und S, wann immer B oder S großer ist als N.

Adl und Ad2 summieren Bit Ströme, um Ströme X und 2 zu produzieren.

5

10

Die Umschaltzählwerke Delayl und Delay2 sind notwendig zur Lieferung von Speicher zur Synchronisierung der mathematischen Prozesse.

Es sind keine Taktgeberkontrollen in der Zeichnung enthalten. Es wird vorweggenommen, daß Taktgeber von der Statusmaschine geliefert werden, wann immer Daten entweder von irgendeinem der oben genannten seriell geladenen / abgeladenen logischen Schaltkreisen ausgeht oder in sie eingespeist werden müssen.

Auch andere Kontrollen werden nicht spezifiziert, das heißt, Multiplexeradressen, Schaltertransfersignale, usw., die für Fachleute aus dem in dieser Spezifikation enthaltenem erläuterndem Material naheliegend sein dürften.

Für den Fachmann wird es offensichtlich sein wie 20 Vorrichtung der Figur 2 oder der Figur 3 die Vorgänge durchführt. die das erfindungsgemäße Multiplikationsverfahren darstellen. Das zeitliche Verhaltnis besagten Vorgangs wird jedoch weiter in Figur 4 dargestellt. Besagre Figur stellt diagrammartig 25 verschiedenen Vorgänge dar, die in effektiven aufeinander folgenden Taktgeberzyklen in einer Ausbildungsart Erfindung durchgeführt werden, in der n = 512, k = 32 und m = 16 ist. Dies ist eine ziemlich gewöhnliche Situation in der Verschlüsselungskunst. Wenn die Erfindung gemäß der in 30 Figur 3 dargestellten Ausbildungsart durchgeführt wird, kans



dieselbe Vorrichtung ebenfalls zur Durchführung mit n = 256 verwendet werden.

In Figur 4 wird eine Folge verschiedener Vorgänge als eine Funktion der effektiven Taktgeberzyklen dargestellt, die auf der Abszissenachse eingetragen sind. Zu Beginn des Vorgangs Iterationen, die irgendeiner der erfindungsgemäßen modularen Multiplikationsverfahrens sind. werden die Werte B. N und in die jeweiligen Zählwerke geladen. Das erste Zeichen von A wird ebenfalls in das jeweilige Zählwerk geladen. Sobald eine Iteration beginnt und während k Taktgeberzyklen wird das Umschalten des Inhalts der Register B und S durchgeführt. Die Generation des X-Wertes findet wahrend n-k effektiven Taktgeberzyklen statt, wober die ersten k Taktgeberzyklen durch Eingabe des Wertes von Xo besetzt werden. Während der ersten effektiven k Taktgeberzyklen wurde der Wert von Yu eingegeben. Während der nächsten effektiven n+k Taktgeberzyklen, wird nun der Wert X, der in den Multiplikator 20 eingeführt worden war umgeschaltet oder in ein Addierwerk 31 eingeführt, nachdem er durch Verzögerung 34 verzögert worden ist. Der Wert N wird zu drei verschiedenen Zeitphasen verwendet. Erstens, um S und B zu "aktualisieren", zweitens verzögert k effektive Taktgeberzyklen zur Multiplikation mit Yu und dann verzogert einen zweiten k effektiven Taktgeberzyklus, um zu erfassen, wie der nächste Wert von S oder B "aktualisiert" werden wird. Während derselben n.k effektiven Taktgeberzyklen wird 2 ebenso berechnet wie $2/2^{\kappa}$. Der Wert von Ai wird geladen, beginnend mit den ersten k effektiven Taktgeberzyklen und fortführend während des darauffolgenden Teils der Iteration. Der endgültige Wert 2/2^k wird in das Zahlwerk S (oder B) wahrend n Taktgeberzyklen nach den ersten 2k effektiven Taktgeberzyklen eingegeben.

10

- 15

20

25

46,

Figur 5 zeigt eine Implementierung einer seriellen / parallelen Multiplikationszelle (als Hilfe für diejenigen Fachleute, die mit diesem Fachbereich vertraut sind, denen die Arbeitsweise einer derartigen Konfiguration jedoch vielleicht nicht bekannt ist). Jede dieser Zellen umfaßt einen MPL Block wie in Figur 6 gezeigt. Er implementiert boothsche Multiplikationsalgorithmen für nicht unterzeichnete serielle / parallele Multiplikationen.

Figur 6 zeigt eine Implementierung eines 8 Bit seriellen / parallelen Multiplikators. In den ML1 und ML2 Blöcken der 10 Figur 3 sind die seriellen / parallelen Multiplikatoren k Bits lang: Anzumerken ist, daß die MS Zelle entartet ist. Der parallele 8 Bit Multiplikand wird auf Verbindungen eingegeben und der n Bit lange serielle 15 Multiplikator wird auf dem Y-Verbinder eingegeben (LS Bit zuerst, und eine Folge von k Nullen nach dem MS Bit des Multiplikators). Das Produkt wird auf MO ausgegeben, LS Bit zuerst, MS Bit zuletzt, in dem ein vollstandiges Produkt n + .k Bits lang ist.

20 Figur 7 zeigt die seriellen Addierwerke zur Summenbildung von zwei Bit Strömen, die auf A- und B-Eingabeverbindungen erscheinen, und gibt den Summenstrom auf Verbindung S aus. Die LS Bits sind zuerst einzugeben, und der Ausgabestrom für Operanden von m Bits Länge ist m+l Bits lang. Am Ende des m. 25 effektiven Takts ist die CI-Ausgabe das (m+l). Bit der Zahlenfolge.

Figur 8 zeigt das serielle Subtrahierwerk zur Ausgabe der Differenz zwischen zwei Bit Stromen, die auf den A- und B- Eingabeverbindungen erscheinen und geben den Differentialstrom auf dem D-Verbinder an. Die LS Bits sind zuerst einzugeben, und der Ausgabestrom für Operanden von m Bits Lange ist m Bits lang. Am Ende des m. Bits ist die BI-

•47.

Ausgabe das (m+1). Bit der Zahlenfolge und dient als eine Entnahmeanzeige.

zeigt das Hardware-Layout zur Berechnung Parameters H für einen konstanten Koeffizienten N. das n Bits lang ist. Während dieses Betriebsmodus wird das Zählwerk N für einen n Bit langen konstanten Koeffizienten n rotiert, auf die Rotierung des Zahlwerks S synchronisiert, das durch Subl mit einer Verzögerung des LS Bit (beim ersten Taktzeitgeber in M2_I:1 wird eine LS Null eingefügt) rotiert. Der Entnahmesensor "weiß" am Ende der vollständigen Rotation, ob N in der nachsten Runde vom Strom subtrahiert wird oder nicht und schalter den vorhergehenden Subtraktionsmultiplexer dementsprechend für die nächste Runde.

- 15 Wie oben angegeben zeigt Figur 1 in Blockdiagramms Vorrichtung eine zur Durchführung der erfindungsgemäßen Vorgange. Die Block-KONTROLLE der Vorrichtung umfaßt:
 - 1) Eine vollstandige Zentrale Prozessoreinheit (CPU)
- 20 2) Rechner

5

10

3) Eine Statusmaschine

Die CPU beinhaltet flüchtigen und nicht flüchtigen Speicher. von dem ein Teil von diesem Multiplikationsvorgang verwendet werden kann. Die CPU kontrolliert den modularen arithmetischen Block im Schaltkreis.

Die CPU:

- 1) Kommuniziert mit dem Wirtsrechner
- 2) Lädt Daten auf den Chip und vom Chip herab.

- 3) Steuert den Schaltkreis zur Durchführung einer Sequenz mathematischer Vorgänge.
- 4) Ist für andere Verschlüsselungs- und Nichtverschlüsselungs- sowie Datenverarbeitungsprozesse verantwortlich.

Die Rechner generieren die Adresse für die eingebettete Statusmaschine.

Die Statusmaschine decodiert die Adressen und generiert Kontrollsignale an den MULT Block. Diese Kontrollsignale steuern den MULT Block zur Durchführung der entsprechenden Sequenz von Vorgängen, die zur Berechnung der Transformation () (A. B) N notwendig sind (wobei A gleich B sein kann).

figur 3 ist ein Hardware-Blockdiagramm der vorrichtung, die die physikalischen Aspekte der Erfindung und einbettet. dazu bestimmt (MULT) ist. beı der Schwerpunktlegung auf mehrere der Architekturkonzepte zu helfen, die durch dieses Patent geschützt werden sollen. Der Block implementiert zusammenfallend die in den Gleichungen (1) bis (5) spezifizierten Sequenzen und ebenso, ohne das synchrone Taktgeben zu verandern, die Umwandlungen von S und B von der begrenzten Kongruenz zur Gleichheit. In diesem Abschnitt nehmen wir vorweg, daß die Konstanten (die Funktionen von N) Jo und H vorausberechnet worden sind.

Der Schaltkreis führt p(A . B)N durch. Unter verwendung dieser Funktion kann der Schaltkreis genutzt werden, um 2uberechnen

1) B . A mod. N

und

10

15

20

25

2) $B^2 \mod N$,

wobei B immer kleiner sein muß als N.

Implementierung von C = B . A mod. N (A kann gleich B sein)

- 1) Der Prozessor lädt den Operanden B in das Zählwerk B vor und den Operand N in das Zählwerk N vor.
- 2) Jedes Mal, wenn der Schaltkreis in MULT mit der Berechnung des nachsten Wertes von S beginnt, signalisiert der Schaltkreis (Zeichen) der CPU, das nächste A. vorzuladen. Nach der S(m). Iteration befindet sich eine Zahl, die Y Kongruenz mit B hat, im Zählwerk B.
- 10 3) Block MULT berechnet $F = \rho(B H)N$, wobei H eine vorausberechnete Konstante in einer den Schritten 1) und 2) identischen Sequenz mit der Ausnahme ist, daß der Prozessor nun die Sequenz von H_1 Zeichen vorladen wird (unter Einsatz derselben Sequenz wie der, die beim vorherigen Laden von A_1 Zeichen verwendet wurde).

Implementierung von $C = B^2 \mod N$

- 1) Unter der Annahme, daß B einen Wert enthalt, von dem bekannt ist, daß er Y kongruent zu B_1 ist, und daß das Zahlwerk N den konstanten Koeffizienten N enthalt (wie dies beim Quadrieren allgemein der Fall ist), kann der MULT Block nun die Quadrierung zunachst durch Vorladen des Zählwerks A_1 mit B_0 , dem LS Zeichen von B_0 vornehmen.
- 2) Die Berechnung B = p(S .B)N erfolgt wie der zweite Schritt beim Multiplikationsvorgang, mit der Ausnahme, daß das nachfolgende Laden der B. Zeichen seriell "fliegend" von den Zählwerken B erfolgt, da die Zählwerke B rotieren.
 - 3) Die Berechnung p(B H), falls notwendig, ist identisch mit dem vorgehenden Schritt 3.

Wie dem Fachmann einleuchtet, beanspruchen die Erfinder nicht, daß die seriellen / parallelen (s/p) Multiplikatoren oder irgendeiner der verwendeten herkömmlichen Komponenten per se Teil der Erfindung sind. Der folgende Abschnitt wird eingefügt, um die Verwendung von logischen Standardzellen im öffentlichen Bereich zu erläutern, da einige von ihnen nicht im allgemeinen Gebrauch sind. Die hier gezeigte Gatterimplementierung dient nur der Darstellung. Erfahrene Techniker optimieren diese logischen Zellen.

Die Operanden A, B und N sind jeder n Bit lang, die aus m Gruppen von k Bit langen Zeichen bestehen, daher n = k . m. In einer Hardware-Implementierung, in der k = 32, kann m entweder 8 oder 16 binäre Bits lang sein.

ML1, ML2

5.

25

30

- Diese Multiplikatoren führen den Algorithmus nach Booth für nicht signierte Multiplikationen durch, in denen der parallele Operand k Zellen (Bits) lang ist und der seriell geladene Operand von irgendeiner beliebigen geforderten Länge sein.
- Jeder serielle / parallel Multiplikator besteht aus k-l MPL Zellen (Figur 5). Die signifikantesten Zellen, sein MS Bit, besteht nur aus einem UND-Gatter.

Jede MPL Zelle multipliziert die serielle Eingabe Y mit seiner parallelen XI-Bits-Eingabe und summiert dieses Ergebnis mit der seriellen Ausgabe oder vorherigen MPL Einneit und ihren eigenen vorherigen Ausführungsbitzyklen.

1 1

Die MPL Zelle ist ein 2 Bit Multiplikations-Addierwerk. Der Block multipliziert das Eingabebit XI und das serielle Eingabebit Y und summiert das Ergebnis mit DI (Daten Ein) und dem Übertrag CI (Übertrag Ein) vom vorherigen Zyklus. Das endgültige Ergebnis ist DO (Daten Aus) und ein CO

.51

(Übertrag Aus) für den nachsten Zyklus. Dieser Übertrag Aus wird in einem Daten Flip-Flop (D F-F) gespeichert.

 $DO = (DI + CI + XI \cdot Y) \mod 2$

und der gespeicherte Übertrag CO wird der CI im nächsten 5 Zyklus sein. Dieser Übertrag ist die boolesche Summe:

CO = CI . XI . Y + CI . DI + DI . Y. XI

Ad.1, Ad.2

10

15

20

Dies ist ein einfaches 1 Bit volles Addierwerk mit einem D P-F zum Speichern des Übertrags, der im nachsten Taktgeberzyklus (Figur 7) hineingetragen wird.

Die zwei Eingaben A und B werden mit dem Übertrag CI aus dem vornerigen Zyklus summiert, um die Modulo 2 Summe zu generieren, die im D F-F für das Ausgabesignal S gespeichert wird. Beim Zurücksetzen wird das Übertragsbit auf "O"gesetzt.

Sub.1, Sub.2, Sub. 3

Jeder der in Figur 8 beschriebenen Blöcke ist ein volles Subtrahierwerk mit einem Speicher D F-F für die vorherige Entnahme. Dieser Block ist ähnlich dem Ad. 1 Block, mit den Ausnahmen, daß er den B Strom seriell vom A Strom subtrahiert.

Verzög.1, Verzög.2, Verzög.3

Dies sind k Bit Umschaltzählwerke, bestehend aus k 1 Bit verketteten Speichervorrichtungen. Sie werden zur Synchronisierung der verschiedenen Operanden in der mathematischen Sequenz eingesetzt. Dies wird deutlich, wenn der Schaltkreis erläutert wird.



A_{\bullet} , J_0 , Y_0

5

Diese Blöcke sind k Bit lange serielle Ein- / parallele Aus-Umschaltzahlwerke, in die k Eingabebits seriell eintreten. Nach k effektiven Taktgeberzyklen erscheinen diese k Bits in der Ausgabe parallel.

In Figur 2 sind die dünnen Linien serielle Ein-Bit-Leiter und die dicken Linien stellen k Bit parallele Leiter dar.

M4 I:x M3 I:x M2 I:x

Dies sind Ein-Bit-Ausgabe-Multiplexer - M4_I:x, die 1 von 4

Eingaben ausgeben - M3_I:x, die 1 von 3 Eingaben ausgeben

und M3_I:S, die 1 von 2 Eingaben ausgeben, x stellt den

expliziten Index einer spezifischen Komponente dar.

B(0:k-1), B(k:n1-1), B(n1:n2), S(0:n-1), S(n1:n2), N(0:k-1), N(k:n1-1), N(n1:n2)

Dies sind Umschaltzählwerke. Die Größe und der Platz in der Sequenz eines längeren Zählwerks werden durch die Zahlen in Klammern bezeichnet, zum Beispiel ist X(s:t) ist ein t - s + 1 Bit langes Umschaltzählwerk, s ist der Index für das erste Bit von X(s:t) und t ist der Index des letzten Bit des Zählwerks X(s:t). Zum Beispiel besteht B(0:511) aus den drei kürzeren kaskadierten Zählwerken: B(0:31), B(32:255) und B(256:511).

nl ist im allgemeinen gleich n/2, zum Beispiel muß 256 . nl ein Vielfaches von k sein.

25 n2 ist gleich n-1.

k ist die Länge des Maschinenzeichen, das heißt, die Größe der seriellen / parallelen Multiplikatoren. Daher werden die folgenden Werte in der ersten Implementierung vorweggenommen: n1 = 256, n2 = 511, n = 512 und k = 32.

.53

Schalterl, Schalter2

Diese zwei Schalter sind K Bit Zählwerke. Sie werden zur Sperrung der parallelen Daten in dem Multiplikator zur Ermöglichung von parallelen Einzeltakttransaktionen in Multiplikationssequenzen eingesetzt.

MULT Blockvorgang - Multiplikationen und Potenzierungen im p-Bereich

Zur Erleichterung der Erläuterung haben wir uns entschlossen, nur solche Taktgeberzyklen zu bezeichnen, die tatsächlich Daten in Zählwerken bewegen; diese "bewegenden" zyklen definieren wir als "effektive Taktgeberzyklen".

p(A . B) N Multiplikation

Stufe 1: Erstes Laden

10

Folgende Zählwerke werden durch DI geladen:

- 15 1) J. in das Zählwerk J. (von CPU vorausberechnet)
 - 2)B in das Zählwerk B
 - 3)N in das Zählwerk N
 - 4) Das erste Zeichen von A. A. in das Zählwerk A.
- Gleichzeitig zu Schritt 2 wird Zählwerk S mit Nullen 20 geladen.

Nach dem Laden dieser fünf Zählwerke werden die zwei parallelen seriellen nicht signierten Multiplikatoren ML1. ML2, die seriellen Addierwerke AD1 und AD2 und die seriellen Subtrahierwerke Sub1, Sub2 und Sub3 zuruckgesetzt.

25 Stufe 2: Ausführen der Iteration B . A.

Die in das Zählwerk A. geladenen Daten A. werden in Schalterlegeladen. Zählwerk B wird zyklisch nach rechts umgeschaltet.



Bei Initialisierung des Prozesses steht das Enthahme? Kontrollsignal auf "0", daher geht der Inhalt von B einfach unverändert durch das Subtranierwerk Subl und wird in ML1 mit Ao multipliziert. Die Ausgabe des Zählwerks B wird unverändert in die Eingabe des Zählwerks zurückgespeist.

Das Ergebnis dieser Multiplikation wird seriell in Adl zum Inhalt des Zählwerks S addiert, das bei dieser ersten Iteration überall Null ist. Dieser Vorgang generiert X wie hierin zuvor beschrieben.

10 Während diese Vorgange voranschreiten, lädt die CFU das nächste Zeichen von A, A_1 in Schalterl.

15

20

25 -

30

 J_0 aus dem Zählwerk J_0 wird in Schalter2 geladen. X wird seriell in ML2 zur Multiplikation mit J_0 eingegeben. Somit ist der Inhalt des Zählwerks Y_0 nach k effektiven Taktgebern die k kleinsten Bits des Produkts X_0 . J_0 .

Dann, nach diesen ersten k effektiven Taktgebern, wird ML3 zurückgesetzt; der serielle Eingabemultiplexer M3_1:4 wird vom Strom X auf den Strom N umgeschaltet; die Daten im Zahlwerk Yo werden anstelle von Jo parallel in Schalter2 geladen; und die Ausgabe wird auf den Strom Yo umgeschalter. Fúr die nächsten n+k effektiven Taktgeberzyklen wird das serielle Ausgabeergebnis der ML2-Multiplikation Y_c . N sein. X, das durch k effektive Taktgeberzyklen verzogert wurde, wird nun in Ad2 Produktstrom von ML2 summiert; dies generiert $Z = X + Y_0$. N; eine Zahl, in der die k kleinsten Bits gleich Null sind.

Da die ersten k Bits von Ad2 alle Null sind, bleiben sie unbeachtet und die nachsten n Bits werden seriell an das Zählwerk S zurückgesendet. Diese endgültige Menge kann größer als oder gleich N sein (in diesem Fall muß sie um N reduziert werden), das heißt, S(l) ¥ S(l) mod. N.



Um nerauszufinden, of $S \ge N$, wird N seriell von diesem n Bit langen $(2/2^k)$ Strom in Sub3 subtrahiert. Jedoch wird nur das n. Entnahmebit in diesem Entnahme-Speicher Flip-Flop gespeichert.

Wenn dieses Enthahmebit "O" ist oder das endgültige Übertragsbit CO des Addierwerks Ad2 "l" ist, dann ist der neue Wert in S größer als N.

Am Ende dieser ersten Iteration gibt es einen Wert im Zählwerk S. der die Y begrenzte Kongruenz von S(1) mod. N iet; die Zählwerke Jo. B und N halten die ursprünglichen Werte zurück, mit denen sie geladen wurden; und das Vorladezahlwerk Ai beinhaltet Ai.

Stufe 3: Nachfolgende Iterationen B . A:

10

Das nächste Zeichen von A, A, wird in den Schalterl, die parallele Eingabe von ML1, geladen.

Während der nächsten und nachfolgenden Iterationen B A, ist der Inhalt von S am Ende jeder Iteration Y 2u S(1) mod. N. Wenn S(i) : N, dann ist N von S(i) in Sub.2 zu subtrahleren.

Sei Beginn jeder Iteration wird das nächste Zeichen von A.

20 A. durch die CPU in das Vorladezählwerk A. geladen.

p(B . B)N Quadrierungsvorgänge

Der erste Vorgang bei einer normalen Potenzierung ist ein Potenzierungsvorgang, der wie eine normale Multiplikation mit dem in das Zahlwerk B geladenen Multiplikator A und dem in das in k Bit Zunahme in das Zählwerk A, geladene Multiplikand wie im vorherigen Abschnitt beschrieben durchgeführt wird. Nachfolgende Quadrierungen werden auf Operanden (Multiplikatoren und Multiplikanden) durchgeführt, deren begrenzte Kongruenz im Zahlwerk B liegt.

.56

Während solcher p(B.B)N Quadrierungen werden J_0 , S; E und N von Beginn an bereits von einer vorherigen Multiplikation oder Quadrierung geladen und bleiben unverändert; bei jeder Iteration jedoch muß das Zählwerk A_1 mit einem neuen Zeichen geladen werden, das von einem k Bit Zeichen abgeleitet wird, das sich im Zahlwerk B befindet.

Für diese nachfolgenden Quadrierungen wird das Zahlwerk A.
"fliegend" vom Strom B vorgeladen. Sobald die CPU die
Steuerquadrierung gegeben hat, hat sie während der
nachfolgenden Quadrierungsvorgänge B . B, keine Aufgabe
auszuführen. Die B₁₅. die geladen werden, sind Segmente von
B, die durch Subl geflossen sind (B₁-Segmente von B, die
bereits kleiner sind als N).

Stufe 1: Iteration B . Bo

. 10

20

Ursprünglich befindet sich das letzte ¥ von S aus der vorherigen Berechnung im Zählwerk B.

Die k LS Bits der Zählwerke B und N werden zyklisch nach rechts umgeschaltet, damit werden die Zählwerke B und N nach k effektiven Taktgebern in ihre ursprunglichen Zustände zurückgespeichert. Der Wert im Zählwerk B ist entweder der eigentliche Wert B oder der wert B-N, der für die nächste p-Multiplikation zu verwenden ist. So ist das Zählwerk A; für die erste Runde entweder mit Bo vorzuladen, das sich im Zählwerk B befindet, oder den k LS Bits von E-N.

Der Zweck dieser ersten k Bit Rotation ist es, die ersten k Bits der Vorladung für das Zahlwerk A, durch Subl strömen zu konnen. Unverzüglich nachdem es seriell geladen wurde, wird A, in Schalterl abgeladen, und das Vorladezahlwerk A, ist frei, um mit B₁, dem zweiten Zeichen von B, geladen zu werden.

Während dieses und nachfolgender Vorgänge ist die Ausgabefolge von Subl positiv und immer kleiner als N, da das Signal Entnahme2 gesetzt oder zurückgesetzt wird.

Nun, da alle Werte in die Zählwerke geladen wurden, führt diese erste Multiplikation ähnlich wie die Iteration B. A_0 vor, gemaß Beschreibung im vorherigen Abschnitt, mit der Ausnahme, daß B rotiert, wie noch erläutert wird. Bl wird in das Zahlwerk A_1 geladen (es sei daran erinnert, daß die CPU in einer Multiplikation das Zählwerk A_1 lädt).

Als das zweite k Bit Zeichen täucht Bi während dieses ersten Verfahrens B. Bo Bi aus dem Strom B auf. das Segment Bi seriell "fliegend" in das Vorlade-Zählwerk Ai umgeschaltet, das für den nächsten Quadrierungsvorgang in Vorbereitung ist, das heißt die Iteration B. Bi.

15 Stufe 2: Iteration B . B₁

5


20

25

Der in das Zählwerk A, geladene Wert B_1 wird an seine Ausgabe Schalterl transferiert. Wahrend der nächsten n+2k (zum Beispiel n+64) effektiven Taktgeberzyklen wird das Multiplikationsverfahren auf B . B_1 wie oben beschrieben durchgeführt.

Wie zuvor bestimmen die Signale Enthahmel und Enthahmel, ob N von den Strömen zu subtrahleren ist, die von den Zählwerken B und S ausgehen. Wenn die Zahl im Zählwerk S größer als oder gleich N ist, dann wird Enthahmel gesetzt und N wird mit dem Subtrahlerwerk Sub.2 von S subtrahlert. N wird, falls notwendig, für die Dauer einer vollstandigen m-Iterations-Multiplikationsschleife von B subtrahlert. Eine derartige Bedingung wurde mit Enthahmel am Ende der vorherigen Multiplikation oder Quadrierung erfaßt werden.

Die zwei Flip-Flops, Entnahmel und Entnahme2 enthalten die endgültigen Werte der konditionierten Entnahme Aus von Sub3.



Entnahmel wird nach jeder Iteration von S gesetzt oder zurückgesetzt. Entnahme2 wird nach der letzten Iteration S(m) gesetzt oder zurückgesetzt, während B mit S(m) geladen wird. Die konditionierte Entnahme Aus ist das Signal, das anzeigt, ob an S(1) großer ist als N.

Während der Sequenz B . B_1 wird das Zeichen B_2 "fliegend" in das Vorladezählwerk A, geladen, da das Zeichen B_0 im Subtrahierwerk Sub. 1 existiert.

Stufe 3: Nachfolgende Multiplikationsiterationen B . B_1

Die verbleibenden Iterationen m-2 werden durchgeführt:
während jeder einzelnen wird das Zählwerk A, mit dem Wert
des Zeichens B, geladen, da es in Sub.l in Vorbereitung für
die nächste Schleife existiert.

Das endgültige Ergebnis, eine begrenzte Kongruenz, befindet sich sowohl im Zählwerk S als auch B. Diese Daten werden, falls nötig, bei Sub.l berichtigt, wenn sie seriell durch DO ausgegeben werden.

Vorgang MULT Block - Berechnung des Parameters H

Zur Berechnung von H wird die Maschine neu konfiguriert, um die Zählwerke S und N wie in Figur 9 einzusetzen. Wir demonstrieren den Vorgang des Operators unter Einsatz des bereits oben verwendeten numerischen Beispiels. Diese Konfiguration führt in n+1 Runden eine Berechnung H durch. Bei jeder Runde werden sowohl S als auch N rotiert, wobei jede Rotation n effektive Taktgeber sind. Bei jeder Runde zirkuliert N und kehrt unverändert zurück. Am Ende der 1. Runde enthalten S und das Signal "nächste Subtraktion" das Äquivalent einer begrenzten Y Kongruenz von S(1).

Die Ausgangsbedingungen - 1. Runde

15

20

25

20 Seginn der ersten Runde wird der konstante Koeffizient N in das Zahlwerk N geladen, und das Entnahmesensorzeichen

Wird zurückgesetzt, was bedeutet, daß die erste Versuchssubtraktion erfolgreich sein wird; der Ausgabe-Flip-Flop von Sub.1 wird auf Null zurückgesetzt. Für Runde 1 wissen wir, daß das MS (n.) Bit des Versuchsdividenden Eins ist. Dieses Bit wird durch Deduktion im Flip-Flop "nachste Subtraktion" (kein Platz in S) gespeichert. Die "nächste Subtraktion" steuert die Subtraktion S-N in Runde 1.

Unter Verwendung des oben beschriebenen numerischen Beispiels n=4 Bit demonstrieren wir den Berechnungsmodus H - Ausgangsbedingung.

Gespeichert im Zeichen nächste Subtraktion des Entnahmesensors

Zu Beginn wissen wir, daß U das MS Bit des Dividenden | "1" ist.

5

10

Daher, weil wir wissen, daß | es keine Enthahme geben | könnte, setzen wir das | Zeichen nächste Subtraktion | wieder auf Null.

N = 1011, n = 4

Siehe Figur 7

S(0) Die Inhalte des
Zählwerks S

Das Signal Entnahmesensor nachste Subtraktion

Note the Null, daher wird M2_1;3 in der ersten Runde Note Sublachensen. Die Differenz wird S=Nomit einer vorstehenden Null sein, oder, genauer

(Diese "virtuellen" LS Nullen werden von einer Versuchssubtraktion nicht beeinträchtigt. Bei jeder Runde wird es eine Null weniger im "virtuellen

ausgedrückt, 2 . (S-N). Nullenzähler geben)

Im ersten Taktgeberzyklus wir die Null NOW. Zurückset zungs-Subl . -Ausgabe Flip-Flop in S's MS Zelle S eingespeist, ebenso wie das LS Bit vom S in Sub.1 eingespeist wird.

(Das LS Bit von S ist immer eine Null, die aus dem "virtuellen" LS Null-Zähler Stammt.)

Während der ersten n-l Taktgeberzyklen werden die LS n-1 Bits von Diff in S eingespeist.

N wird zurück in seine MS Bit Zelle rotiert.

Der Strom BO (Enthahme Aus) ist gleich mit den Serien der Entnahmen, die aus dem Strom

Diff. $mod. 2^n - N$

resultieren, allerdings wird nur die letzte Enthahme abgefragt und kann relevant sein.

Beim effektiven Taktgeberzyklus wird

"nächste Subtraktion" ein Zeichen für eine Subtraktion für die nächste Runde hervorrufen, wenn das MS Bit von Diff. "1" ist ODER wenn BO = "0".

In der ersten Runde wird N von 2" subtrahiert und n Bits des mit 2 multiplizierten Ergebnisses (eine LS Null-Einfügung) in das Zählwerk S zurückgeführt, MIT AUSNAHME des MS Bit, das "durch Deduktion" im Zählwerk Entnahme-Sensor ___ nachste Subtraktion gespeichert wird.

Am Ende der ersten Runde rotieren:

5

S(1) = 1010, nächste Subtraktion = 1 (80 = 1), und wir wissen, daß es in der nächsten Runde keine Subtraktion von S-N in Sub.1 geben wird.

Berechnung des Parameters H . 2. Runde

Gespeichert im Zeichen nächste Subtraktion des Entnahmesensors

Zu Beginn wissen wir, daß U die Subtraktion der zweiten | Runde nicht erfolgreich | ware da BO = "l", "erfaßt" | als Sub.2.

N = 1011, n = 4

S(1) Die Inhalte des

Zählwerks S nach der ersten

Runde

 $--(1) 1010 (000) \Leftarrow .3$ Virtuelle Nullen" übrig

Das Signal Entnahmesensor - nächste Subtraktion

ist Eins, daher wird M2_1;3 in dieser Runde Nullen in Subl einspeisen. Diff. = 2 . S

ES GAB KEINE SUBTRAKTION.

(Das LS Bit von S ist wieder eine Null, die aus dem "virtuellen" LS Null-Zähler stammt.)

Für die nachfolgenden n-1
Taktgeberzyklen werden die
LS n-1 Bits der
Diff. = 2 . S in das

Zählwerk S eingespeist.

N wird zurück in seine MS Bit Zelle rotiert.

Da das MS Bit der Diff. eine "l" ist, wissen wir, daß wir in der nächsten Runde S - N subtrahleren müssen.

Die abgefragte BO 1st 1rrelevant.

Diff. = 1 0100 und S(2) = 0100, nächste Subtraktion = 0, und wir wissen, daß es in der nächsten Runde eine Subtraktion von S-N in Sub.1 geben wird.



Berechnung des Parameters H . 3. Runde

Gespeichert im Zeichen nachste Subtraktion des Entnahmesensors

Zu Beginn wissen wir, daß U N = 1011, n = 4 die dritte Subtraktions | runde erfolgreich sein | wird, da das MS Bit von | Diff. "1" war.

S(2) Die Inhalte des

Zahlwerks S nach der zweiten

Runde

— — (0) 0100 (00) ← <u>"2 Virtuelle</u>

<u>Nullen" übrig</u>

Das Signal Entnahmesensor - nachste Subtraktion

ist eine Null, N wird von Diff. subtrahiert.

Für die nachsten n-1 Taktgeberzyklen werden die LS n-1 Bits von Diff. = 2(S-N) zuruck in das Zählwerk S eingespeist.

Da das MS Bit von Diff. in Sub. 1 "1" ist, müssen wir in der nächsten Runde S-N subtrahieren,

Diff. = 1 0010 und S(3) = 0010, nächste Subtraktion = 0, und wir wissen, daß es in der nachsten Runde eine Subtraktion von S-N in Sub.l geben wird.



Berechnung des Parameters H . 4. Runde

Gespeichert im Zeichen nächste Subtraktion des Enthahmesensors

U

Zu Beginn wissen wir, daß U die vierte Subtraktions | runde erfolgreich sein | wird, da das MS Bit von Diff. "1" war.

N = 1011, n = 4

S(3) Die Inhalte des 2anlwerks S nach der dritten Runde U

- (0) 0010 (0) \Leftarrow <u>.1 Virtuelle</u> Null" ubriq

Das Signal Enthahmesensor nachste Subtraktion

ist eine Null, N wird von Diff. subtrahiert.

Da es keine Entnahme 30 = "O" gab, werden wir in der nachsten Runde S-N subtranieren.

.5

Diff. = 0 1110 und S(4) = 1110, nächste Subtraktion = 0, und wir wissen, daß es in der nachsten Runde eine Subtraktion von S-N in Sub. 1 geben wird.

Berechnung des Parameters H . n+1. (5.) Runde

Gespeichert im Zeichen nächste Subtraktion des Entnahmesensors

Zu Beginn wissen wir. daß U
die vierte Subtraktions |
runde erfolgreich sein |
wird. da das MS Bit von |
Diff. "l" war.

.S(4) Die Inhalte des

Zahlwerks S nach der vierten
Runde

N = 1011, n = 4

U U

— — (0) 1110 () ← "Keine

Virtuelle Null" übrig

Das Signal Entnahmesensor - nachste Subtraktion

Latzte Runde

ist eine Null, N wird von Diff. subtrahiert.

5

Diff. = 0 0011 und S(5) = 0011, ist der Rest - der der Wert von H ist.

1. Mikroelektronisches Gerät zur Durchführung der modularen Multiplikation eines Multiplikators durch einen Multiplikanden, wobei das Gerät Addierwerke (30) und Zänlwerke (10, 11, 12) umfaßt, dadurch gekennzeichnet, daß das Gerät umfaßt:

erste (10), zweite (11) und dritte (12) Hauptumschalt- und getaktete serielle-Ein-, serielle Aus-Zahlwerke, die jeweils geeignet sind, den Multiplikator, ein Teilergebnis und einen konstanten Koeffizienten zu speichern:

ein erstes serielles / paralleles Multiplex-Multiplikationswerk (19), in dem der Multiplikand untergebracht ist und das geeignet ist, für jede einer Vielzahl von Teilen des Multiplikanden seinerseits den Multiplikator aus dem ersten Zählwerk (10) zu empfangen, den Multiplikator durch einen laufenden Teil des Multiplikanden (21) zu multiplizieren und eine Ausgabe zu generieren, umfassend ein Produkt besagter Multiplikation;

ein Subtrahierwerk (28) zum Subtrahieren des konstanten Koeffizienten von den Inhalten des zweiten Zählwerks (11), zur Produktion einer begrenzten Kongruenz davon, in der, nachdem die Vielzahl der Teile des Multiplikanden durch das erste Multiplikationswerk (19) verarbeitet worden ist, besagtes Teilergebnis eine begrenzte Kongruenz eines Durchführungsergebnisses besagter modularer Multiplikation besagten Multiplikationswerkes durch besagten Multiplikanden bildet;

25

5

10

15

20

ein serielles Addierwerk (30), das auf die Ausgabe des ersten Multiplikationswerkes (19) einwirkt und eine begrenzte Kongruenz des Teilergebnisses, das sich in dem zweiten Zählwerk (11) befindet und geeignet ist, eine Ausgabe zu liefern;

30

ein zweites serielles / paralleles Multiplex-Multiplikationswerk (20), das in einer ersten Phase die Ausgabe des seriellen Addierwerkes (30) und eine Montgomery-Konstante empfängt und in einer zweiten Phase den konstanten

2:

Koeffizienten aus dem dritten Zählwerk (12) empfangt und in der ersten Phase geeignet ist, ein Produkt der ersten Phase der Montgomery-Konstante durch einen Teil der Ausgabe des seriellen Addierwerks (30) zu berechnen und in der zweiten Phase den konstanten Koeffizienten mit dem Produkt der ersten Phase zu multiplizieren und dadurch eine Ausgabe der zweiten Phase zu geneneren, die, wenn sie mit der Ausgabe des seriellen Zählwerks (31) kombiniert wird, besagtes Teilergebnis generiert;

5

10

15

20

25

30

Schaltelemente (23) zur Lieferung von Differentialeingaben an wenigstens besagtes zweites Multiplikationswerk (20), jeweils in der ersten und zweiten Phase.

ein zweites Subtrahierwerk (27) zum Subtrahieren des konstanten Koeffizienten von den Inhalten des Zählwerks (10), zum Produzieren der Inhalte des vom konstanten Koeffizienten reduzierten Zählwerks (10), in dem besagtes erstes Multiplikationswerk (19) ein erstes serielles / paralleles Multiplikationswerk (19) umfaßt, das besagte Inhalte des vom konstanten Koeffizienten reduzierten Zahlwerks (10) seriell empfängt und den Multiplikanden parallel empfängt;

eine Entnahme-Sensor-Vorrichtung (35), geeignet zum Empfang der Ausgabe des zweiten Addierwerks (31) und zur Bestimmung, ob die Ausgabe des zweiten Addierwerks (31) großer als oder gleich ist wie der konstante Koeffizient;

in dem die Langen der ersten (19) und zweiten (20) Multiplikationswerke beide k sind, wobei das Gerät ebenfalls ein zweites Addierwerk (31) umfaßt, das geeignet ist, die Ausgabe des seriellen Addierwerks (30) mit einer Verzögerung von k effektiven Taktgeberzyklen zu empfangen und die Ausgabe der zweiten Phase des zweiten Multiplikationswerkes zu empfangen und diese Ausgaben zu addieren und dadurch eine Ausgabe des zweiten Addierwerks zu generieren, in der die k kleinsten Bits Null sind, und besagte Ausgabe des zweiten Addierwerks in eine erste (30) ausgewählte des Zählwerks (10) oder des Zählwerks (11) einzuspeisen; und eine k-Bit Verzögerungseinheit (34) zwischen dem ersten (30) und dem zweiten (31) Zählwerk, die geeignet ist, die Verzögerung von k effektiven Taktgeberzyklen zu liefern.

- 2. Gerät gemäß Anspruch 1, dadurch gekennzeichnet, daß besagtes erstes Multiplikationswerk (19) einen ersten Eingabeschalter beinhaltet, in dem der Multiplikand untergebracht ist.
- 3. Gerät gemäß Anspruch 1 und 2, dadurch gekennzeichnet, daß das zweite Multiplikationswerk (20) einen zweiten Eingabeschalter (22) beinhaltet, der den Multiplikanden empfängt.
- 4. Gerät gemäß Anspruch 1 bis 3, dadurch gekennzeichnet, daß er kein anderes Multiplikationswerk einsetzt als besagte erstes und zweites Multiplikationswerk (19, 20).

25

30

- 5. Gerät gemäß Anspruch 1 bis 4, dadurch gekennzeichnet, daß eine Montgomery-Konstante JO im zweiten Multiplikationswerk (20) in der ersten Phase untergebracht ist und die Ausgabe der ersten Phase des zweiten Multiplikationswerkes im zweiten Multiplikationswerk (20) in der zweiten Phase untergebracht ist.
- 6. Gerät gemäß Anspruch 5, dadurch gekennzeichnet, daß es einen Bereich (23) von 2-bis-1 Multiplexern umfaßt, die geeignet sind, die Montgomery-Konstante in das zweite besagte Multiplikationswerk (20) in der ersten Phase einzuspeisen und die Ausgabe der ersten Phase des zweiten Multiplikationswerkes (20) in das zweite Multiplikationswerk (20) in der zweiten Phase einzuspeisen.
 - 7. Gerät gemäß Anspruch 6, dadurch gekennzeichnet, daß es ein serielles / paralleles Zählwerk umfaßt, das die Ausgabe des zweiten Multiplikationswerkes (20) in der ersten Phase empfängt und die Ausgabe parallel in besagtes zweites Multiplikationswerk (20) über besagten Multiplexerbereich (23) in der zweiten Phase einspeist.
 - 8. Gerät gemäß Anspruch 7, dadurch gekennzeichnet, daß besagter Multiplex-Bereich (23) k 2-bis-1 Multiplexer umfaßt und in dem besagtes serielles / paralleles Zählwerk die Länge k hat.

9. Gerät gemaß Anspruch 1, dadurch gekennzeichnet, daß das erste serielle Subtrahierwerk (27), das die Inhalte des Zählwerks (10) empfangt und daraus den konstanten Koeffizienten subtrahiert, einen modular reduzierten Multiplikator berechnet, wenn die Ausgabe des zweiten Addierwerks (31) größer als oder gleich wie der konstante Koeffizient ist, und den modular reduzierten Multiplikator in besagtes erstes Multiplikationswerk (19) einspeist.


5

15

ŻO"

25

- 10. Gerät gemäß Anspruch 9, dadurch gekennzeichnet, daß es eine Vergleichseinrichtung umfaßt, die bestimmt, ob die Ausgabe des zweiten Addierwerks (31) größer als oder gleich dem konstanten Koeffizienten ist, in dem die Vergleichseinrichtung operativ mit dem Subtrahierwerk (28) verbunden ist, so daß das Subtrahieren des konstanten Koeffizienten von den Inhalten des Zählwerks (11) kontrolliert wird.
 - 11. Gerät gemäß Anspruch 10, dadurch gekennzeichnet, daß es eine Vergleichseinrichtung umfaßt, die bestimmt, ob die Ausgabe des zweiten Addierwerks (31) größer als oder gleich dem konstanten Koeffizienten ist, in dem die Vergleichseinrichtung mit dem Subtrahierwerk (27) operativ verbunden ist, so daß das Subtrahieren des konstanten Koeffizienten von den Inhalten des Zählwerks (10) kontrolliert wird.
 - 12. Gerät gemäß Anspruch 1, dadurch gekennzeichnet, daß das Subtrahierwerk (28), das die Inhalte des Zählwerks (11) empfängt und davon den konstanten Koeffizienten subtrahiert, einen modular reduzierten Multiplikator berechnet, wenn die Ausgabe des Addierwerks (30) größer als oder gleich dem konstanten Koeffizienten ist, und die modular reduzierte Ausgabe des Zählwerks (11) in besagtes Multiplikationswerk (20) einspeist.
- 13. Gerät gemäß Anspruch 1, dadurch gekennzeichnet, daß besagtes zweites Addierwerk (31) ein serielles Addierwerk umfaßt.



- 14. Gerät gemäß Anspruch 1. dadurch gekennzeichnet, daß besagtes erstes und zweites Multiplikationswerk (19, 20) jedes eine Länge k hat und in denen die Dauer der ersten Phase k effektive Taktgeberzyklen sind.
- 15. Gerat gemäß Anspruch 1, dadurch gekennzeichnet, daß das serielle Addierwerk (30) auf die Ausgabe des ersten Multiplikationswerkes (19) und auf die modular reduzierten Inhalte des Zählwerks (11) einwirkt.
- 16. Gerät gemaß Anspruch 1, dadurch gekennzeichnet, daß besagter Hauptschalter und besagte getaktete Zählwerke (10, 11, 12) unterteilt sind.
 - 17. Gerät gemäß Anspruch 1, dadurch gekennzeichnet, daß die Ausgabe der zweiten Phase eine serielle Ausgabe umfaßt.
- 18. Ein Verfahren zum Einsatz mikroelektronischer Potenzierungsgerate zur Durchführung modularer Quadrierung und modularer Multiplikation eines Multiplikators durch einen Multiplikanden, dadurch gekennzeichnet, daß das Verfahren nachfolgende Schritte umfaßt:
- Speichern des Multiplikators, eines Teilergebnisses und eines konstanten Koeffizienten in ersten (B), zweiten (S) und dritten (N) unterteilten Hauptschaltund getakteten jeweils seriellen-Ein seriellen-Aus Zählwerken (10, 11 und 12);

30

für jedes einer Vielzahl Teile des Multiplikanden (21), der in einem ersten seriellen-parallelen Multiplikationswerk (19) untergebracht ist, der den Multiplikator aus dem Zählwerk (10) in besagtem seriellen-parallelen Multiplikationswerk (19) empfängt und seinerseits den Multiplikator mit einem laufenden Teil des Multiplikanden multipliziert und eine Ausgabe generiert, umfassend ein Produkt besagter Multiplikation;

in dem, nachdem die Vielzahl Teile des Multiplikanden von dem ersten Zählwerk (19) verarbeitet worden ist, besagtes Teilergebnis eine begrenzte Kongruenz eines Ergebnisses der Durchführung besagter modularer Multiplikation besagten Multiplikators durch besagten Multiplikanden bildet;

10

25

- Addieren der Ausgabe des ersten seriellen Addierwerks (30) des ersten Multiplikationswerkes (19) mit einer begrenzten Kongruenz des sich in dem Zählwerk (11) befindenden und eine Ausgabe liefernden Teilergebnisses;
- erst in einem zweiten seriellen-parallelen Multiplex-Multiplikationswerk (20), das in einer ersten Phase die Ausgabe des ersten seriellen Zählwerks und eine Montgomery-Konstante empfängt und in einer zweiten Phase den konstanten Koeffizienten aus dem Zählwerk (12) empfängt und in der ersten Phase ein Produkt der ersten Phase der Montgomery-Konstante durch einen Teil der Ausgabe des ersten seriellen Zahlwerks (30) berechnet und in der zweiten Phase den konstanten Koeffizienten mit dem Produkt der ersten Phase multipliziert, um dadurch eine Ausgabe der zweiten Phase zu generieren;
- in einem zweiten seriellen Addierwerk (31) die Ausgabe der zweiten Phase mit der Ausgabe des ersten seriellen Zählwerks (30) kombinieren, um dadurch besagtes Teilergebnis zu generieren;
- in den Subtrahierwerken (27, 28) den konstanten Koeffizienten von den Inhalten der Zählwerke (10, 11) subtrahieren, um eine begrenzte Kongruenz davon zu produzieren;
 - aktivieren durch einen Entnahme-Sensor (35), der geeignet ist, die Subtrahierwerke (27, 28) zu aktivieren;
 - Differentialeingaben an wenigstens besagte zweite Multiplikationswerke (20) jeweils in der ersten und zweiten Phase liefern;
- Durch Verzögerungszahlwerke (32, 33, 34) wenigstens besagte erste und
 zweite Phase synchronisieren; und
 - besagtes Gerät durch Durchführung von wenigstens einer modularen Multiplikationsoperation oder einer modularen Quadrierungsoperation einsetzen.

Pioneers Ltd.

0601907




Fig. 1




Fig. 2




Fig. 3

4/9




Fig. 4




Fig. 5




Fig. 6




Fig. 7




Fig. 8




Fig. 9